DE69633477T2 - Bildspeicher für graphische Daten - Google Patents

Bildspeicher für graphische Daten Download PDF

Info

Publication number
DE69633477T2
DE69633477T2 DE69633477T DE69633477T DE69633477T2 DE 69633477 T2 DE69633477 T2 DE 69633477T2 DE 69633477 T DE69633477 T DE 69633477T DE 69633477 T DE69633477 T DE 69633477T DE 69633477 T2 DE69633477 T2 DE 69633477T2
Authority
DE
Germany
Prior art keywords
address
memory
addresses
bank
image memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69633477T
Other languages
English (en)
Other versions
DE69633477D1 (de
Inventor
Mamoru Noda-shi Oda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE69633477D1 publication Critical patent/DE69633477D1/de
Application granted granted Critical
Publication of DE69633477T2 publication Critical patent/DE69633477T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/123Frame memory handling using interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Dram (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • (1) Gebiet der Erfindung
  • Die Erfindung betrifft eine Bildspeichervorrichtung für Grafik zur Verwendung bei der Computergrafiktechnologie, und spezieller betrifft sie eine Bildspeichervorrichtung für Grafik, bei der der Zugriff auf einen Bildspeicher beschleunigt ist.
  • (2) Beschreibung des Stands der Technik
  • In den letzten Jahren wurde durch Grafiksysteme unter Verwendung von Computern erzeugte Computergrafik in weitem Umfang auf verschiedenen Gebieten verwendet. Zu typischen Anwendungsgebieten gehören CAD-Konstruktionssysteme, Flugsimulationssysteme, Steuerungen und dergleichen sowie Videospiele. Computergrafik dient zum Erzeugen zwei- oder dreidimensionaler Symbolbilder auf dem Videoschirm durch Verarbeiten von in Bildspeichern gespeicherten Bilddaten.
  • Die 5 ist ein Blockdiagramm, das eine herkömmliche, standardmäßige Grafikanzeigevorrichtung zeigt. Diese Anzeigevorrichtung verfügt über Folgendes: einen Bildspeicher 50 aus einem DRAM (Dynamic Random Access Memory), der aus digitalen Signalen bestehende Bilddaten speichert; einen Impulsgenerator 51 zum Erzeugen eines Taktsignals; eine Speichersteuerung 52 zum Erzeugen von Steuerungssignalen in Übereinstimmung mit dem Taktsignal vom Impulsgenerator 51 und zum Liefern derselben an den Bildspeicher 50; und einen D/A-Wandler 53 zum Wandeln der digitalen Signale vom Bildspeicher 50 in analoge Signale (Videosignale).
  • Im Allgemeinen erfolgt der Zugriff auf den Bildspeicher 50 durch seriellen Zugriff. Genauer gesagt, wird die Adressennummer beim Zugriff auf den Bildspeicher 50 sequenziell bis zur Nummer der vorbestimmten horizontalen Auflösung (Anzahl der Pixel) des Anzeigeschirms erhöht. Wenn die ausgewählte Adresse den Wert der vorbestimmten horizontalen Auflösung erreicht geht der Vorgang zur nächsten Zeile (Raster) weiter. So wird der Zugriff auf den Bildspeicher 50 dadurch ausgeführt, dass sukzessive Spaltenadressen an ihn geliefert werden. Demgemäß bilden die Zeilenadressen die höheren Stellen über der Spaltenadresse.
  • Angesichts des vorstehenden Hintergrunds wurden eine als Synchron-DRAM bezeichnete Vorrichtung vorgeschlagen, die dazu dient, sequenzielle Zugriffsoperationen auszuführen. Ein Synchron-DRAM ist eine Speichervorrichtung, die dazu konzipiert ist, den sequenziellen Zugriff auf zur horizontalen Richtung gehörende Adressen zu beschleunigen. Dieser Speicher ist dadurch gekennzeichnet, dass es nicht erforderlich ist, bei jedem Zugriff auf den Speicher die Zeilen- und die Spaltenadresse zu spezifizieren. Wenn einmal die Startadresse spezifiziert ist, kann eine vorbestimmte Anzahl von Daten synchron mit dem von einem Impulsgenerator ausgegebenen Taktsignal eingeschrieben oder ausgelesen werden.
  • Ein Speicher dieser Art verfügt über ein Paar von Zellenblöcken, die als 'Bank' bezeichnet werden. Diese Konfiguration ermöglicht es, die Adresse in einer Bank auszuwählen, während auf die andere Bank zugegriffen wird. Da die Adressen abwechselnd zugewiesen werden, ist es möglich, einen kontinuierlichen Zugriff auf den Speicher auszuführen. Z. B. sind bei der in der 6 dargestellten Adressenanordnung Adressen in der ersten und der zweiten Bank A und B abwechselnd in jeder Spalte angeordnet. D. h., dass die Adresse B0 während der Periode ausgewählt wird, während der ein Zugriff auf die Adresse A0 erfolgt, wodurch es möglich ist, kontinuierlich nach Abschluss des Zugriffs auf die Adresse A0 auf die Adresse B0 zuzugreifen.
  • Demgemäß kann durch Zugreifen auf den Bildspeicher mit übersprungenen Adressen mit regelmäßigen Intervallen anstatt des Zugriffs auf den Speicher mit sequenziell kontinuierlichen Adressen vermieden werden, dass das Lesen und Schreiben von Daten betreffend einen Bildspeicher im selben Bildspeicher erfolgen, wodurch es möglich ist, einen effizienten Zugriff auf einen Bildspeicher zu realisieren. Dieses Zugriffsschema wird als Verschachtelungstechnik bezeichnet. Hierbei ist zu beachten, dass hinsichtlich der Lese- und der Schreiboperationen verschiedene Techniken vorgeschlagen wurden, wie das Wechseln von an den Speicher gelieferten Steuerungssignalen (japanische Patentanmeldungs-Offenlegung Hei 06 Nr. 27, 932) oder das Bereitstellen von Puffern (japanische Patentanmeldungs-Offenlegung Hei 06 Nr. 175, 646), um gleichzeitigen Zugriff auf den Bildspeicher zu vermeiden.
  • Zusammengefasst gesagt, wird der Betrieb bei der in der 5 dargestellten herkömmlichen Anzeigevorrichtung für Grafik dadurch ausgeführt, dass eine Datenadresse für den Bildspeicher 50 ausgewählt wird, auf die so spezifizierte Adresse zugegriffen wird, Bilddaten aus dem Bildspeicher 50 ausgelesen werden, die Bilddaten im D/A-Wandler 53 in analoge Signale (Videosignale) gewandelt werden und so ein Bild auf dem Anzeigeschirm angezeigt wird.
  • Eine Computeranzeigetechnologie zum Anzeigen dreidimensionaler Grafik verwendet häufig sogenannte Polygone oder polygonale Bildsymboldarstellungen. Ein Polygon wird in Dreiecke unterteilt, und jedes der so erzeugten Dreiecke wird mit Pixeln einer bestimmten Farbe aufgefüllt, um auf dem Anzeigeschirm Objekte zu repräsentieren. Die 7 zeigt eine Pixelanordnung auf dem Anzeigeschirm. Diese Figur zeigt den Fall, dass ein Dreieck aufbereitet wird. Hierbei können Orte von Pixeln auf dem Schirm durch Schirmadressen (Zeilen- und Spaltenadressen) spezifiziert werden. Adressen im Bildspeicher sind entsprechend den Schirmadressen von Pixeln angeordnet, um die Daten in einzelnen Pixeln zu speichern.
  • Im Allgemeinen bestehen bei Grafikanzeigevorrichtungen mit einer Polygonaufbereitung zahlreiche Gelegenheiten zum Aufbereiten von Bildsymbolzeichnungen sowohl in horizontaler als auch vertikaler Richtung, wie es in der 7 dargestellt ist. Jedoch besteht die herkömmliche Anzeigevorrichtung aus einem Bildspeicher unter Verwendung seriellen Zugriffs, wie oben angegeben, der hauptsächlich zum Zeichnen von Bildern in der horizontalen Richtung konzipiert ist. Aus diesem Grund ist es bei einer Anzeigevorrichtung, die darauf abzielt, eine dreidimensionale Grafik zu zeichnen, erforderlich, Zeilen- und Spaltenadressen mittels der Speichersteuerung jedesmal dann zu spezifizieren, wenn das Anzeigebild in der vertikalen (Raster) Richtung bewegt wird. Dies macht die Adressensteuerung kompliziert und verkleinert die Zeichengeschwindigkeit.
  • EP-A-0 640 979 offenbart einen Bildspeicher, bei dem Daten in Speicherbänken gespeichert werden, die zwischen ungeraden und geraden Bänken sowohl in der vertikalen als auch der horizontalen Richtung abwechseln.
  • US-A-4 449 199 offenbart ein digitales, rasterndes Wandlungssystem für eine CRT-Anzeige und einen Bildspeicher, der mit gesonderten Seiten organisiert ist, um die Zugriffsrate zu verbessern.
  • US-A-4 758 881 offenbart einen Stehvideobild-Bildspeicher mit vier Bänken von Direktzugriffsspeichern, der für hoch effiziente, indirekte Adressierung spezifiziert ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Daher ist es eine Aufgabe der Erfindung, eine Bildspeichervorrichtung für Grafik zu schaffen, bei der der Zugriff auf einen Bildspeicher gleichmäßig ausgeführt wird, um die Zeichengeschwindigkeit zu verbessern.
  • Gemäß der Erfindung ist eine Bildspeichervorrichtung für Grafik geschaffen, wie sie im Anspruch 1 dargelegt ist.
  • Wie oben ausgeführt, wählt, gemäß der Erfindung, die Steuerungseinrichtung Adressen sowohl horizontal als auch vertikal benachbart zu einer Adresse aus, auf die aktuell zugegriffen wird. Im Ergebnis kann, wenn ein Polygon aufbereitet wird, eine Bildsymbolzeichnung in jeder Richtung, also horizontal oder vertikal, erfolgen, ohne dass es erforderlich wäre, bei jedem Zugriff die Zeilen- und die Spaltenadresse im Bildspeicher auszuwählen. D. h., dass der Zugriff auf vorbestimmte Adressen in einem Augenblick erfolgen kann, wodurch es möglich ist, die Zeichengeschwindigkeit zu verbessern. Demgemäß ist es, wenn ein Zugriff in der vertikalen Richtung unter Verwendung des Speichers auszuführen ist, der seriellen Zugriff mit hoher Geschwindigkeit ausführen kann, nicht mehr erforderlich, eine Adressenauswahl für die Zeile und die Spalte bei jedem auszuführenden Zugriff auszuführen, wodurch es möglich ist, einen Zugriff mit weiter verbesserter hoher Geschwindigkeit zu realisieren.
  • Wenn Speicher wie Synchron-DRAMs und dergleichen, deren Speicherbereich ursprünglich in zwei Bänke unterteilt ist, verwendet werden, ist es möglich, den o. g. Hochgeschwindigkeitszugriff leicht zu realisieren.
  • Wenn die Steuerungseinrichtung mit dem ersten Adressenaddierer, dem ersten Selektor, dem zweiten Adressenaddierer und dem zweiten Selektor verwendet wird, erfolgt die Adressenauswahl in der Bank A oder der Bank B durch Einstellen des Ausgabewerts des zweiten Selektors als zugehörige Adresse, während die Adressenauswahl in der Bank C oder der Bank D dadurch erfolgt, dass der Ausgangswert des ersten Adressenaddierers als zugehörige Adresse eingestellt wird. Auf diese Weise können die Adressen horizontal und verti kal angrenzend an die Adresse, auf die aktuell zugegriffen wird, ausgewählt werden.
  • Weitere Vorteile und Merkmale der Erfindung sowie die Verwendung derselben werden dem Fachmann aus der unten dargelegten Beschreibung der bevorzugten Ausführungsformen der Erfindung ersichtlich werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Blockdiagramm, das eine Ausführungsform einer Bildspeichervorrichtung für Grafik gemäß der Erfindung zeigt;
  • 2 ist ein Diagramm, das die Anordnung von Bankadressen in einem Bildspeicher gemäß der Erfindung zeigt;
  • 3 ist ein Diagramm, das die Anordnung von Bankadressen zeigt, wenn die horizontale Größe eines Bildspeichers doppelt so groß wie die Größe einer Bank ist;
  • 4 ist ein Diagramm, das die Anordnung von Bankadressen zeigt, wenn die horizontale Größe eines Bildspeichers viermal so groß wie die Größe einer Bank ist;
  • 5 ist ein Blockdiagramm, das eine herkömmliche Anzeigevorrichtung für Grafik zeigt;
  • 6 ist ein Diagramm, das die Anordnung von Bankadressen bei einem herkömmlichen Bildspeicher zeigt; und
  • 7 ist ein Diagramm, das die Anordnung von Pixeln zum Anzeigen eines Polygons zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Nachfolgend werden Ausführungsformen der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • Die 1 ist ein Blockdiagramm, das eine Ausführungsform einer erfindungsgemäßen Bildspeichervorrichtung für Grafik zeigt. Diese Bildspeichervorrichtung für Grafik verfügt über einen Bildspeicher aus einem Paar eines ersten und eines zweiten Speichers 10 und 11; eine Speichersteuerung 12 als Steuerungseinrichtung zum Steuern des Bildspeichers. Diese Speichersteuerung besteht aus einem Adressenaddierer 13, einem zweiten Adressenaddierer 14, einem ersten Selektor 16, einem zweiten Selektor 15 und einem dritten Selektor 17.
  • Die 2 zeigt ein Anordnungsdiagramm von Bankadressen in diesem Bildspeicher.
  • Der erste und der zweite Speicher 10 und 11 bestehen aus Synchron-DRAMs. Jeder der Speicher 10 und 11 ist logisch in zwei Bänke unterteilt, nämlich eine erste Bank A und eine zweite Bank B. Wie es in der 2 dargestellt ist, kennzeichnen A und B in Rahmen Banknamen, und die zugehörigen Zahlen spezifizieren Adressen in den Bänken. Adressen im Bildspeicher werden auf die folgende Weise zugeordnet. Es werden nämlich Adressen in der ersten Bank A und der zweiten Bank B im ersten Speicher 10 abwechselnd in ungeraden Linien angeordnet, während Adressen in der ersten Bank A und der zweiten B im zweiten Speicher 11 abwechselnd auf geraden Linien angeordnet werden. Ferner werden, entlang der vertikalen Richtung, Adressen in ersten Bänken A und zweiten Bänken B in abwechselnder Weise angeordnet, um dadurch mit den Adressen der ersten und der zweiten Bänke A und B ein Schachbrettmuster zu bilden.
  • Wenn bei einem Synchron-DRAM kontinuierlich auf eine bestimmte Adresse in einer Bank zugegriffen wird, ist es unmöglich, gleichzeitig eine andere Adresse in derselben Bank auszuwählen. Aus diesem Grund wird, um kontinuierliche Zugriffe zu realisieren, aktuell auf eine der Bänke zugegriffen, während eine Adresse in der anderen Bank ausgewählt wird. Genauer gesagt, wird, während im selben Speicher auf die erste Bank A zugegriffen wird, eine zweite Adresse in der zweiten Bank B ausgewählt, um einen kontinuierlichen Datenzugriff auszuführen. Andererseits wird, während auf Daten in der zweiten Bank B zugegriffen wird, eine bestimmte Adresse in der ersten Bank A ausgewählt, um den nächsten Datenzugriff auszuführen. Ferner wird, wenn die benachbarte Bank adressiert wird, die Bankadresse (in der nächsten Linie) unmittelbar unter der Adresse, auf die aktuell zugegriffen wird, ausgewählt, um einen kontinuierlichen Datenzugriff in der vertikalen Richtung selbst dann zu ermöglichen, wenn die polygonale Bildsymbolaufbereitung vertikal bewegt wird.
  • Nun erfolgt eine Beschreibung zum Betrieb dieser Bildspeichervorrichtung für Grafik.
  • Die Bankadresse, auf die aktuell zugegriffen wird (die als Zugriffsadresse bezeichnet wird), wird durch den ersten Adressenaddierer 13 in eine Adresse gewandelt, die als nächste zu spezifizieren ist. Die so gewandelte nächste Adresse wird an einen Eingang 0 des zweiten Selektors 15 geliefert. Im ersten Selektor 15 wird auf Grundlage der Anzahl der Speicherbänke, die die horizontale Größe des Bildspeichers festlegen, ein Offsetwert eingetragen. Dieser Wert kann z. B. zu 0 oder 2 eingetragen werden. Eine detaillierte Beschreibung zu diesem Wert erfolgt später. Wenn auf die Rasteradresse (Adresse in der vertikalen Richtung) einer ungeraden Linie zugegriffen wird, wird der Offsetwert vom ersten Selektor 16 an den zweiten Adressenaddierer 14 geliefert, und er wird zur nächsten Adresse addiert, wie sie vom ersten Adressenaddierer 13 ausgegeben wird. Dieser Additionswert wird an den Eingang 1 des zweiten Selektors 15 geliefert. Das geringsignifikante Bit der Rasteradresse wird als Auswählsignal in den zweiten Selektor 15 eingegeben. Daher wird, wenn auf eine Rasteradresse in einer ungeraden Linie zugegriffen wird, die nächste Adresse ausgewählt, während dann, wenn auf eine Rasteradresse in einer geraden Linie zugegriffen wird, diejenige Adresse ausgewählt und an den ersten Speicher 10 geliefert wird, die aus der nächsten Adresse zuzüglich dem Offsetwert besteht. Die nächste Adresse wird vom ersten Adressenaddierer 13 in den zweiten Speicher 11 eingegeben. Daten werden über den Datenbus in den dritten Selektor 17 eingegeben. Der dritte Selektor 17 wird ferner mit dem gering signifikanten Bit der Rasteradresse als Auswählsignal versorgt. Demgemäß wird der erste Speicher 10 ausgewählt, wenn auf eine Rasteradresse in einer ungeraden Linie zugegriffen wird. Wenn auf eine Rasteradresse in einer geraden Linie zugegriffen wird, wird der zweite Speicher 11 ausgewählt. So werden die Daten zur Eingabe ausgewählt.
  • Als Nächstes wird ein spezielles Beispiel angegeben. Es sei angenommen, dass der erste und der zweite Speicher 10 und 11 jeweils über eine horizontale Größe von 512 Adressen bei einer Bankgröße von 256 Adressen verfügen. Daher kann, wenn durch Auswählen einer Bankadresse einmal auf eine der Bänke zugegriffen wird, sequenziell auf 256 Adressen zugegriffen werden, ohne dass die Adressen einzeln ausgewählt werden. In diesem Fall ist die Anzahl der Speicherbänke zwei. Die Anordnung der Adressen in diesem Bildspeicher ist in der 3 dargestellt.
  • Wenn auf eine Rasteradresse in einer ungeraden Linie zugegriffen wird, z. B. auf eine Bankadresse A1 im ersten Speicher 10 zugegriffen wird, erzeugt der erste Adressenaddierer 13 die nächste Bankadresse B2. In diesem Augenblick ist das gering signifikante Bit der Rasteradresse 0, und der zweite Selektor 15 wählt den Eingang 0 aus, damit die nächste Adresse B2 im ersten Speicher 10 ausgewählt wird. Gleichzeitig wird auch die Adresse B2 im zweiten Speicher 11 ausgewählt.
  • Wenn auf eine Rasteradresse in einer geraden Linie zugegriffen wird, z. B. auf die Bankadresse B2 im zweiten Speicher 11 zugegriffen wird, erzeugt der erste Adressenaddierer 13 eine nächste Bankadresse A3. Demgemäß wird die Bankadresse A3 im zweiten Speicher 11 ausgewählt. Dabei wählt, da das gering signifikante Bit der Rasteradresse 1 ist, der zweite Selektor 15 den Eingang 1 aus, damit der vom zweiten Adressenaddierer 14 ausgegebene Wert als Adresse eingetragen wird. Hierbei ist, da die horizontale Größe des Bildspeichers das Doppelte der Bankgröße ist, der Offsetwert des ersten Selektors 16 auf 0 eingestellt. Dieser Offsetwert wird im zweiten Adressenaddierer 14 zur nächsten Bankadresse addiert, so dass die Adresse A3 im ersten Speicher 10 ausgewählt wird.
  • Wenn die horizontale Größe des Bildspeichers viermal so groß wie die Bankgröße ist, wie es in der 4 dargestellt ist, oder wenn die Anzahl der Speicherbänke 4 ist, ist der Offsetwert auf 2 eingestellt. Wenn z. B. auf die Bankadresse B2, die eine Rasteradresse in einer geraden Linie ist, im zweiten Speicher 11 zugegriffen wird, wird A3 als Bankadresse im zweiten Speicher 11 ausgewählt, während der Ausgangswert des zweiten Adressenaddierers 14 als Adresse im ersten Speicher 10 eingestellt wird. D. h., dass im ersten Speicher 10 die Adresse A5 ausgewählt wird, die dadurch erzeugt wird, dass die nächste Bankadresse A3 und der Offsetwert '2' addiert werden.
  • Da die Auswahl einer Adresse im Bildspeicher auf diese Weise ausgeführt wird, kann der nächste Datenzugriff gleichmäßig erfolgen. Anders gesagt, existieren zwei Fälle, wenn auf die Daten in einer Bank A im ersten Speicher 10 zugegriffen wird, d. h. ein Polygon wird sukzessive in der horizontalen Richtung aufbereitet, oder es wird entsprechend einer Bewegung eines nächsten Rasters (Zeile) aufbereitet. Demgemäß wird die Adresse in der Bank B im ersten Speicher 10 ausgewählt, und gleichzeitig wird diejenige Adresse ausgewählt, die rechts unter der aktuellen Zugriffsadresse in der Bank A im ersten Speicher 10 liegt und zur Bank B im zweiten Speicher 11 gehört. Durch dieses Schema kann ein kontinuierlicher Zugriff auf die benachbarte Bank ausgeführt werden, und gleichzeitig wird selbst dann, wenn der Datenzugriff in der vertikalen Richtung verstellt wird, ein kontinuierlicher Zugriff ohne Stoppen der Operation möglich.
  • Die Erfindung ist nicht auf die obige Konfiguration zu beschränken. Ein einzelner Bildspeicher kann logisch in vier Bänke unterteilt werden, oder mehrere Bildspeicher können logisch in vier Bänke unterteilt werden.

Claims (2)

  1. Bildspeichervorrichtung für Grafik mit einem Bildspeicher (10, 11) mit einem Array von Speicherzellen, wobei die Speicherzellen in vier Bänken A, B, C und D gruppiert sind und jede Speicherzelle über eine Adresse verfügt, wobei jede Adresse einem Pixel in einem Display auf solche Weise entspricht, dass die Adressen eine Matrix von Adressen bilden, bei der die Anordnung von Zeilen und Spalten der Adressen der Anordnung von Zeilen und Spalten der Pixel im Display entspricht, und so, dass die Adressen von Speicherzellen in den Bänken A und B abwechselnd auf ungeraden Zeilen der Matrix von Adressen angeordnet sind und die Adressen von Speicherzellen in den Bänken C und D abwechselnd auf geraden Zeilen dieser Matrix von Adressen angeordnet sind, wobei die Bildspeichervorrichtung ferner über eine Steuerungseinrichtung (12) zum Steuern des Zugriffs auf den Bildspeicher (11) verfügt, um Speicherzellen mit einer nächsten Adresse auszuwählen, wobei die nächsten Adressen diejenigen Adressen sind, die Pixeln entsprechen, die horizontal und vertikal benachbart zum Pixel liegen, das der Adresse der Speicherzelle entspricht, auf die aktuell zugegriffen wird; dadurch gekennzeichnet, dass die Steuerungseinrichtung (12) Folgendes aufweist: – einen ersten Adressenaddierer (13) zum Wandeln der Adresse der Speicherzelle, auf die aktuell zugegriffen wird, in eine derartige nächste Adresse; einen ersten Selektor (16), der einen Offsetwert liefert, der durch die Anzahl der Speicherbänke bestimmt ist, die die horizontale Größe des Bildspeichers (10, 11) bestimmen; einen zweiten Adressenaddierer (14) zum Addieren des Offsetwerts zur nächsten Adresse, wie sie vom ersten Addressenaddierer (13) geliefert wird; einen zweiten Selektor (15) zum Auswählen eines der Ausgangswerte vom ersten Adressenaddierer (13) und vom zweiten Adressenaddierer (14) abhängig davon, ob die Adresse der Speicherzelle, auf die aktuell zugegriffen wird, zu den ungeraden oder den geraden Zeilen der Matrix von Adressen gehört, und wobei die Steuerungseinrichtung (12) eine Adresse einer Speicherzelle in der Bank A oder der Bank B durch Liefern des Ausgangswerts des zweiten Selektors (15) als Adresse sowie eine Adresse einer Speicherzelle in der Bank C oder der Bank D durch Liefern des Ausgangswerts vom ersten Adressenaddierer (13) als Adresse an den Bildspeicher (10, 11) auswählt.
  2. Bildspeichervorrichtung nach Anspruch 1, bei der der Bildspeicher über einen ersten Speicher (10) aus Bänken A und B und einen zweiten Speicher (11) aus Bänken C und D verfügt.
DE69633477T 1995-04-10 1996-03-27 Bildspeicher für graphische Daten Expired - Lifetime DE69633477T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8416795 1995-04-10
JP07084167A JP3138173B2 (ja) 1995-04-10 1995-04-10 グラフィックス用フレームメモリ装置

Publications (2)

Publication Number Publication Date
DE69633477D1 DE69633477D1 (de) 2004-11-04
DE69633477T2 true DE69633477T2 (de) 2006-02-23

Family

ID=13822945

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69633477T Expired - Lifetime DE69633477T2 (de) 1995-04-10 1996-03-27 Bildspeicher für graphische Daten

Country Status (4)

Country Link
US (1) US5815169A (de)
EP (1) EP0737956B1 (de)
JP (1) JP3138173B2 (de)
DE (1) DE69633477T2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947100B1 (en) * 1996-08-09 2005-09-20 Robert J. Proebsting High speed video frame buffer
JPH10283770A (ja) * 1997-04-07 1998-10-23 Oki Electric Ind Co Ltd 半導体メモリ装置およびその読み出しおよび書き込み方法
US6091783A (en) 1997-04-25 2000-07-18 International Business Machines Corporation High speed digital data transmission by separately clocking and recombining interleaved data subgroups
US6496192B1 (en) * 1999-08-05 2002-12-17 Matsushita Electric Industrial Co., Ltd. Modular architecture for image transposition memory using synchronous DRAM
US6803917B2 (en) * 2001-02-15 2004-10-12 Sony Corporation Checkerboard buffer using memory bank alternation
US6768490B2 (en) * 2001-02-15 2004-07-27 Sony Corporation Checkerboard buffer using more than two memory devices
US6765579B2 (en) * 2001-02-15 2004-07-20 Sony Corporation Pixel pages using combined addressing
US7088369B2 (en) * 2001-02-15 2006-08-08 Sony Corporation Checkerboard buffer using two-dimensional buffer pages and using bit-field addressing
US6831651B2 (en) * 2001-02-15 2004-12-14 Sony Corporation Checkerboard buffer
US6992674B2 (en) * 2001-02-15 2006-01-31 Sony Corporation Checkerboard buffer using two-dimensional buffer pages and using state addressing
US7038691B2 (en) * 2001-02-15 2006-05-02 Sony Corporation Two-dimensional buffer pages using memory bank alternation
US6801204B2 (en) * 2001-02-15 2004-10-05 Sony Corporation, A Japanese Corporation Checkerboard buffer using memory blocks
US6765580B2 (en) * 2001-02-15 2004-07-20 Sony Corporation Pixel pages optimized for GLV
US6831649B2 (en) * 2001-02-15 2004-12-14 Sony Corporation Two-dimensional buffer pages using state addressing
US6795079B2 (en) * 2001-02-15 2004-09-21 Sony Corporation Two-dimensional buffer pages
US6850241B2 (en) * 2001-02-15 2005-02-01 Sony Corporation Swapped pixel pages
US7379069B2 (en) * 2001-02-15 2008-05-27 Sony Corporation Checkerboard buffer using two-dimensional buffer pages
US7205993B2 (en) * 2001-02-15 2007-04-17 Sony Corporation Checkerboard buffer using two-dimensional buffer pages and using memory bank alternation
US6831650B2 (en) * 2001-02-15 2004-12-14 Sony Corporation Checkerboard buffer using sequential memory locations
US6828977B2 (en) * 2001-02-15 2004-12-07 Sony Corporation Dynamic buffer pages
US6791557B2 (en) * 2001-02-15 2004-09-14 Sony Corporation Two-dimensional buffer pages using bit-field addressing
US20030058368A1 (en) * 2001-09-24 2003-03-27 Mark Champion Image warping using pixel pages
US6965980B2 (en) * 2002-02-14 2005-11-15 Sony Corporation Multi-sequence burst accessing for SDRAM
US7085172B2 (en) * 2004-01-05 2006-08-01 Sony Corporation Data storage apparatus, data storage control apparatus, data storage control method, and data storage control program
JP5658430B2 (ja) * 2008-08-15 2015-01-28 パナソニックIpマネジメント株式会社 画像処理装置
JP5233543B2 (ja) * 2008-09-17 2013-07-10 株式会社リコー データ処理回路、画像処理装置、及び、データ処理方法
US8564603B2 (en) * 2010-10-24 2013-10-22 Himax Technologies Limited Apparatus for controlling memory device and related method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4449199A (en) * 1980-11-12 1984-05-15 Diasonics Cardio/Imaging, Inc. Ultrasound scan conversion and memory system
US4460958A (en) * 1981-01-26 1984-07-17 Rca Corporation Window-scanned memory
US4758881A (en) * 1987-06-02 1988-07-19 Eastman Kodak Company Still video frame store memory
EP0422299B1 (de) * 1989-10-12 1994-09-07 International Business Machines Corporation Speicher mit Seitenmodus
US5404448A (en) * 1992-08-12 1995-04-04 International Business Machines Corporation Multi-pixel access memory system
US5321809A (en) * 1992-09-11 1994-06-14 International Business Machines Corporation Categorized pixel variable buffering and processing for a graphics system
US5561777A (en) * 1993-08-30 1996-10-01 Xerox Corporation Process for sequentially reading a page from an image memory in either of two directions

Also Published As

Publication number Publication date
DE69633477D1 (de) 2004-11-04
EP0737956B1 (de) 2004-09-29
EP0737956A2 (de) 1996-10-16
JPH08278779A (ja) 1996-10-22
US5815169A (en) 1998-09-29
JP3138173B2 (ja) 2001-02-26
EP0737956A3 (de) 1997-05-28

Similar Documents

Publication Publication Date Title
DE69633477T2 (de) Bildspeicher für graphische Daten
DE3339666C2 (de)
DE3686664T2 (de) Bildverarbeitungsverfahren und -system.
DE3586421T2 (de) Anzeigegeraet.
DE3718078C2 (de)
DE68926502T2 (de) Senkrechte filtervorrichtung für nach einem gitter abgetastete anzeige
DE3882365T2 (de) Einrichtung zur erzeugung eines cursormusters auf einer anzeige.
DE69122226T2 (de) Verfahren und Einrichtung zur Zugriffsanordnung eines VRAM zum beschleunigten Schreiben von vertikalen Linien auf einer Anzeige
DE2651543C2 (de)
DE10101073B4 (de) Bildaufbereitungsvorrichtung mit niedrigeren Speicherkapazitätsanforderungen und Verfahren dafür
DE3650486T2 (de) Videobildgestaltungssysteme
DE3518416A1 (de) Speicher- und prozessorsystem mit schnellem zugriff zur rasteranzeige
DE3852185T2 (de) Bildspeicher für Raster-Video-Anzeige.
EP0038411A2 (de) Einrichtung zur Speicherung und Darstellung graphischer Information
DE3619420A1 (de) Computer-displayeinrichtung
DE2525155A1 (de) Verfahren und anordnung zur rasterpunktdarstellung von codierter - liniensegmente darstellende - information in computergesteuerten datensichtgeraeten, insbesondere in kathodenstrahlbildschirmstationen
DE3508336C2 (de)
DE69109040T2 (de) Verbesserungen bei den nach dem Rasterverfahren arbeitenden Sichtgeräten.
DE69215155T2 (de) Gerät mit schneller Kopierung zwischen Rasterpuffern in einem Anzeigesystem mit Doppel-Pufferspeichern
DE69206678T2 (de) Verfahren und Einrichtung zur Steuerung von Schriftartenspeicherzugriffsanordnungen in einem Anzeigesteuergerät
DE4217010A1 (de) Aufloesungsunabhaengige bildschirmerneuerungsstrategie
DE69530574T2 (de) Flüssigkristall-Anzeigevorrichtung
DE3789341T2 (de) Verarbeitung von Videobildsignalen.
DE2324063B2 (de) Pufferspeichereinrichtung
EP0468973B2 (de) Monitorsteuerschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition