KR102442625B1 - 영상 처리 장치 및 상기 영상 처리 장치의 제어 방법 - Google Patents

영상 처리 장치 및 상기 영상 처리 장치의 제어 방법 Download PDF

Info

Publication number
KR102442625B1
KR102442625B1 KR1020170085560A KR20170085560A KR102442625B1 KR 102442625 B1 KR102442625 B1 KR 102442625B1 KR 1020170085560 A KR1020170085560 A KR 1020170085560A KR 20170085560 A KR20170085560 A KR 20170085560A KR 102442625 B1 KR102442625 B1 KR 102442625B1
Authority
KR
South Korea
Prior art keywords
image
representative value
region
image data
pixel
Prior art date
Application number
KR1020170085560A
Other languages
English (en)
Other versions
KR20190005035A (ko
Inventor
김승훈
백광선
이정원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170085560A priority Critical patent/KR102442625B1/ko
Priority to US16/026,903 priority patent/US10896661B2/en
Priority to DE102018116270.7A priority patent/DE102018116270A1/de
Priority to CN201810729837.8A priority patent/CN109214977B/zh
Priority to SG10201805814UA priority patent/SG10201805814UA/en
Publication of KR20190005035A publication Critical patent/KR20190005035A/ko
Application granted granted Critical
Publication of KR102442625B1 publication Critical patent/KR102442625B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/265—Mixing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/87—Regeneration of colour television signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Abstract

영상 처리 장치 및 영상 처리 장치의 제어 방법에 관한 것으로, 제1 영상 프레임에 설정된 구역의 화소 중 적어도 하나의 화소의 영상 데이터가 미리 정의된 조건을 만족하지 않으면 상기 구역의 모든 화소의 영상 데이터를 상기 구역에 대응하는 상기 메모리부의 영역에 저장하고, 상기 구역의 모든 화소의 영상 데이터가 미리 정의된 조건을 만족하면 상기 구역의 각각의 화소의 영상 데이터를 상기 구역에 대응하는 상기 메모리부의 영역에 저장하지 않는 프로세서를 포함할 수 있다.

Description

영상 처리 장치 및 상기 영상 처리 장치의 제어 방법{IMAGE PROCESSING APPARATUS AND METHOD FOR CONTROLLING THE SAME}
영상 처리 장치 및 상기 영상 처리 장치의 제어 방법에 관한 것이다.
영상 처리 장치는 전기적 신호를 시각적 정보로 표현하여 사용자에게 표시되도록 하는 장치를 의미한다. 이와 같은 이미지 처리 장치로는, 예를 들어, 셋톱 박스(Settop Box)나, 텔레비전이나, 데스크톱 컴퓨터의 모니터 장치나, 화면 표시가 가능한 옥내 또는 옥외 광고판 등을 포함할 수 있으며, 또한, 랩톱 컴퓨터, 셀룰러 폰, 스마트 폰, 태블릿 피씨, 개인용 디지털 보조기(PDA, Personal Digital Assistant), 내비게이션 장치, 휴대용 게임기와 같은 휴대용 단말 기기 등도 포함할 수 있다.
영상 처리 장치는, 화상을 외부에 표시할 수 있는 디스플레이 패널을 포함하여 이루어질 수 있다. 이와 같은 디스플레이 패널로는, 액정을 이용하는 액정 디스플레이(LCD, Liquid Crystal Display), 단독으로 발광하는 발광 다이오드(LED, Light Emitting Diode)를 이용하는 디스플레이 패널, 유기 발광 다이오드(OLED, Organic Light Emitting Diode)를 이용하는 디스플레이 패널, 또는 능동형 유기 발광 다이오드(Active-Matrix Organic Light Emitting Diode)를 이용하는 디스플레이 패널 등이 있다.
영상 처리 장치에 마련된 자원을 적절하고 효율적으로 이용할 수 있는 영상 처리 장치 및 상기 영상 처리 장치의 제어 방법을 제공하는 것을 해결하고자 하는 과제로 한다.
상술한 과제를 해결하기 위하여 영상 처리 장치 및 상기 영상 처리 장치의 제어 방법이 제공된다.
영상 처리 장치는, 메모리부 및 제1 영상 프레임에 설정된 구역의 화소 중 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않으면 상기 구역의 모든 화소의 영상 데이터를 상기 구역에 대응하는 상기 메모리부의 영역에 저장하고, 상기 구역의 모든 화소가 미리 정의된 조건을 만족하면 상기 구역의 각각의 화소의 영상 데이터를 상기 구역에 대응하는 상기 메모리부의 영역에 저장하지 않는 프로세서를 포함할 수 있다.
상기 미리 정의된 조건은, 상기 화소가 투명한지 여부, 상기 화소의 투명도가 미리 정의된 기준 값보다 작은지 여부 및 상기 화소의 영상 데이터가 특정 값에 해당하는지 여부 중 적어도 하나를 포함할 수 있다.
상기 제1 영상 프레임에 설정된 구역은, 적어도 하나의 블록 및 적어도 하나의 라인 중 적어도 하나를 포함할 수 있다.
상기 적어도 하나의 블록은, 상기 제1 영상 프레임을 적어도 일 회 분할하여 획득된 것일 수 있으며, 상기 적어도 하나의 블록 각각은 상호 중첩되지 않거나 또는 일부가 중첩되어 획득된 것일 수 있다.
상기 프로세서는, 상기 구역 내의 모든 화소가 미리 정의된 조건을 만족하면, 상기 구역의 대표 값을 제1 대표 값으로 정의하고, 상기 구역의 화소 중에서 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않으면, 상기 구역의 대표 값을 상기 제1 대표 값과 상이한 제2 대표 값으로 정의할 수 있다.
상기 프로세서는, 상기 메모리부로부터 영상 데이터를 독출하되, 상기 구역의 대표 값이 상기 제1 대표 값이면 상기 구역에 대응하는 상기 메모리부의 영역으로부터의 영상 데이터를 독출하지 않을 수 있다.
상기 프로세서는, 상기 메모리부로부터 영상 데이터를 독출하되, 상기 구역의 대표 값이 상기 제2 대표 값이면, 상기 구역에 대응하는 상기 메모리부의 영역으로부터 영상 데이터를 독출할 수 있다.
영상 처리 장치는, 상기 메모리부와 전기적으로 연결된 디스플레이부를 더 포함할 수 있다.
상기 디스플레이부는, 대표 값이 상기 제2 대표 값인 구역에 대응하는 상기 메모리부의 영역으로부터 독출된 영상 데이터를 표시할 수 있다.
상기 프로세서는, 대표 값이 제2 대표 값인 구역에 대응하는 상기 메모리부의 영역으로부터 독출된 영상 데이터를 제2 영상 프레임에 합성하여 합성 영상을 획득하고, 상기 디스플레이부는 상기 합성 영상을 표시할 수 있다.
상기 프로세서는, 상기 구역에 대응하는 영역으로부터 독출된 영상 데이터를 상기 제2 영상 프레임에 중첩시켜 상기 합성 영상을 획득할 수 있다.
상기 영상 처리 장치는, 상기 제1 대표 값 및 상기 제2 대표 값 중 적어도 하나를 저장하는 저장부를 더 포함할 수 있다.
영상 처리 장치의 장치의 제어 방법은, 설정된 구역의 화소 중에서 적어도 하나의 화소가 미리 정의된 조건을 만족하는지 여부를 결정하되, 상기 구역은 제1 영상 프레임에 설정되는 단계, 만약 상기 구역의 화소 중에서 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않으면 상기 구역의 모든 화소에 대응하는 영상 데이터를 상기 구역에 대응하는 메모리부의 영역에 저장하는 단계 및 만약 상기 구역의 모든 화소가 미리 정의된 조건을 만족하면, 상기 구역의 각각의 화소에 대응하는 영상 데이터를 상기 구역에 대응하는 상기 메모리부의 영역에 저장하지 않는 단계를 포함할 수 있다.
상기 미리 정의된 조건은, 상기 화소가 투명한지 여부, 상기 화소의 투명도가 미리 정의된 기준 값보다 작은지 여부 및 상기 화소의 영상 데이터가 특정 값에 해당하는지 여부 중 적어도 하나를 포함할 수 있다.
상기 제1 영상 프레임에 설정된 구역은, 적어도 하나의 블록 및 적어도 하나의 라인 중 적어도 하나를 포함할 수 있다.
상기 적어도 하나의 블록은, 상기 제1 영상 프레임을 적어도 일 회 분할하여 획득되되, 상기 적어도 하나의 블록 각각은 상호 중첩되지 않거나 또는 일부가 중첩되어 획득될 수 있다.
상기 적어도 하나의 블록은, 원형, 마름모, 삼각형, 정사각형, 직사각형, 사다리꼴 또는 5 이상의 다각형의 형상을 가질 수 있다.
영상 처리 장치의 장치의 제어 방법은, 상기 구역 내의 모든 모든 화소가 미리 정의된 조건을 만족하면, 상기 구역의 대표 값을 제1 대표 값으로 정의하는 단계 및 상기 구역의 화소 중에서 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않으면, 상기 구역의 대표 값을 상기 제1 대표 값과 상이한 제2 대표 값으로 정의하는 단계 중 적어도 하나를 더 포함 가능하다.
영상 처리 장치의 장치의 제어 방법은, 상기 메모리부로부터 영상 데이터를 독출하되, 상기 구역의 대표 값이 상기 제1 대표 값이면 상기 구역에 대응하는 상기 메모리부의 영역으로부터 영상 데이터를 독출하지 않는 단계를 더 포함할 수 있다.
영상 처리 장치의 장치의 제어 방법은, 상기 메모리부로부터 영상 데이터를 독출하되, 상기 구역의 대표 값이 상기 제2 대표 값이면, 상기 구역에 대응하는 상기 메모리부의 영역으로부터 영상 데이터를 독출하는 단계를 더 포함할 수도 있다.
영상 처리 장치의 장치의 제어 방법은, 디스플레이부가, 대표 값이 상기 제2 대표 값인 구역에 대응하는 영역으로부터 독출된 영상 데이터를 표시하는 단계를 더 포함할 수 있다.
영상 처리 장치의 장치의 제어 방법은, 대표 값이 상기 제2 대표 값인 구역에 대응하는 상기 메모리부의 영역으로부터 독출된 영상 데이터를 제2 영상 프레임에 합성하여 합성 영상을 획득하는 단계 및 상기 디스플레이부가 상기 합성 영상을 표시하는 단계를 더 포함할 수 있다.
상기 구역에 대응하는 영역으로부터 독출된 영상 데이터를 제2 영상에 합성하여 합성 영상을 획득하는 단계는, 상기 구역에 대응하는 영역으로부터 독출된 영상 데이터를 상기 제2 영상 프레임에 중첩시켜 상기 합성 영상을 획득하는 단계를 포함할 수 있다.
영상 처리 장치의 장치의 제어 방법은, 상기 제1 대표 값 및 상기 제2 대표 값 중 적어도 하나를 저장하는 단계를 더 포함할 수 있다.
상술한 영상 처리 장치 및 영상 처리 장치의 제어 방법에 의하면, 영상 처리 장치에 마련된 자원을 적절하고 효율적으로 이용할 수 있는 효과를 얻을 수 있다.
상술한 영상 처리 장치 및 영상 처리 장치의 제어 방법에 의하면, 영상 데이터를 일시적 또는 비일시적으로 메모리에 기록한 후 메모리로부터 영상 데이터를 독출하여 디스플레이에 표시하는 경우, 영상 데이터의 불필요한 부분을 메모리에 기록하거나 또는 메모리로부터 읽을 필요가 없어 지게 되어, 메모리의 자원 사용을 감축하는 효과를 얻을 수 있으며 이에 따라 영상 처리 장치의 동작에 있어서 메모리 자원 부족 등의 발생을 차단할 수 있는 효과도 얻을 수 있게 된다.
또한, 상술한 영상 처리 장치 및 영상 처리 장치의 제어 방법에 의하면, 영상 처리 장치에 의한 영상 데이터의 기록 및 독출에 필요한 시간이 단축되는 효과도 얻을 수 있으며, 이에 따라 영상 처리 장치의 성능 개선의 효과도 얻을 수 있다.
또한, 상술한 영상 처리 장치 및 영상 처리 장치의 제어 방법에 의하면, 투명 영역이나 또는 단일 색상 영역을 포함하는 영상 데이터를 처리함에 있어서 투명 영역이나 또는 단일 색상 영역에 할당되는 자원을 절감하면서도 신속하게 불투명한 영역이나 또는 여러 색을 구비한 영역한 영역을 호출할 수 있게 되는 효과도 얻을 수 있다.
도 1은 영상 처리 장치의 일 실시예에 대한 블록도이다.
도 2는 종래의 영상이 표시되는 과정을 설명하기 위한 도면이다.
도 3은 그래픽 처리부의 일 실시예에 대한 블록도이다.
도 4a는 입력된 제1 영상의 일 실시예에 대한 도면이다.
도 4b는 제1 영상에 설정되는 블록을 설명하기 위한 도면이다.
도 5는 설정된 블록의 일 실시예를 도시한 도면이다.
도 6은 설정된 블록의 다른 실시예를 도시한 도면이다.
도 7은 설정된 블록의 또 다른 실시예를 도시한 도면이다.
도 8은 설정된 블록의 또 다른 실시예를 도시한 도면이다.
도 9는 제1 대표 값 및 제2 대표 값이 저장된 테이블의 일례를 도시한 도면이다.
도 10은 메모리부에 영상 데이터를 저장하는 일례를 도시한 도면이다.
도 11은 메모리부에 영상 데이터를 저장하는 다른 일례를 도시한 도면이다.
도 12는 메모리부로부터 영상 데이터를 읽어들이는 일례를 도시한 도면이다.
도 13은 메모리부로부터 영상 데이터를 읽어들이는 다른 일례를 도시한 도면이다.
도 14는 그래픽 처리부의 다른 실시예에 대한 블록도이다.
도 15는 제1 영상 및 제2 영상이 합성되는 일례를 도시한 도면이다.
도 16은 영상 처리 장치의 제어 방법의 일 실시예를 도시한 제1 도면이다.
도 17은 영상 처리 장치의 제어 방법의 일 실시예를 도시한 제2 도면이다.
도 18은 영상 처리 장치의 제어 방법의 다른 실시예를 도시한 도면이다.
이하 명세서 전체에서 동일 참조 부호는 특별한 사정이 없는 한 동일 구성요소를 지칭한다. 이하에서 사용되는 ‘부’가 부가된 용어는, 소프트웨어 또는 하드웨어로 구현될 수 있으며, 실시예에 따라 ‘부’가 하나의 부품으로 구현되거나, 하나의 ‘부’가 복수의 부품들로 구현되는 것도 가능하다.
명세서 전체에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 어떤 부분과 다른 부분에 따라서 물리적 연결을 의미할 수도 있고, 또는 전기적으로 연결된 것을 의미할 수도 있다.
또한, 어떤 부분이 다른 부분을 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 부분 이외의 또 다른 부분을 제외하는 것이 아니며, 설계자의 선택에 따라서 또 다른 부분을 더 포함할 수 있음을 의미한다.
제 1 이나 제 2 등의 용어는 하나의 부분을 다른 부분으로부터 구별하기 위해 사용되는 것으로, 특별한 기재가 없는 이상 이들이 순차적인 표현을 의미하는 것은 아니다.
단수의 표현은 문맥상 명백하게 예외가 있지 않는 한, 복수의 표현을 포함할 수 있다.
이하 도 1 내지 도 15를 참조하여 영상 처리 장치의 일 실시예에 대해서 설명한다.
도 1은 영상 처리 장치의 일 실시예에 대한 블록도이다.
영상 처리 장치(100)는 입력된 영상에 대해 소정의 처리를 수행하고, 이에 따라 처리된 영상을 획득할 수 있는 장치를 의미한다. 이와 같은 영상 처리 장치(100)는 예를 들어, 디스플레이부(120)를 이용하여 영상을 시각적으로 외부에 표시할 수 있는 디스플레이 장치를 포함할 수도 있다.
보다 구체적으로 예를 들어, 영상 처리 장치(100)는, 셋톱 박스, 텔레비전, 모니터 장치, 데스크톱 컴퓨터, 랩톱 컴퓨터, 셀룰러 폰, 스마트폰, 태블릿 피씨, 개인용 디지털 보조기, 내비게이션 장치, 휴대용 게임기, 디지털카메라, 음원 재생기(MP3 플레이어 등), 비디오 스위처(Video Switcher, 비디오 믹서라 지칭 가능함) 또는 이외 영상 처리 기능을 필요로 하는 각종 장치(예를 들어, 가전 기기, 차량, 로봇, 기계 장치, 건설 장비, 진공 청소기 및/또는 로봇 청소기 등)를 포함할 수도 있다. 열거된 예시들 이외에도 후술하는 실시예(들)가 적용 가능한 다양한 종류의 장치가 이와 같은 영상 처리 장치(100)의 일례가 될 수 있다.
도 1에 도시된 바를 참조하면, 영상 처리 장치(100)는 일 실시예에 있어서, 프로세서(200)와, 메모리(300)를 포함할 수 있다. 또한, 영상 처리 장치(100)는, 필요에 따라, 입력부(110), 통신부(112), 저장부(114), ROM 및/또는 RAM(116, 이하 ROM/RAM이라 표기함), 디스플레이부(120) 및 음향 출력부(122)를 더 포함할 수도 있다. 이 경우, 입력부(110), 통신부(112), 저장부(114), ROM 및/또는 RAM(116), 디스플레이부(120) 및 음향 출력부(122) 중 적어도 하나는 설계자의 선택에 따라 생략 가능하다. 입력부(110), 통신부(112), 저장부(114), ROM/ RAM(116), 디스플레이부(120), 음향 출력부(122), 프로세서(200) 및 메모리(300) 중 적어도 둘은 상호 전기적으로 연결되어 데이터를 송수신할 수 있도록 마련된다.
프로세서(200)는 영상 처리 장치(100)가 수행 가능한 동작의 전부 또는 일부를 제어할 수 있도록 마련된다. 예를 들어, 프로세서(200)는 디스플레이부(120)가 입력부(110) 및 통신부(112) 중 적어도 하나를 통해 입력된 영상이나 저장부(114)에 저장된 영상을 표시하도록 제어할 수도 있고, 또는 사용자의 명령에 따라서 영상 처리 장치(100)가 소정의 동작을 수행할 수 있도록 마련된다.
프로세서(200)는 적어도 하나의 반도체 칩, 회로 및 관련 부품을 이용하여 구현 가능하다.
프로세서(200)는, 일 실시예에 의하면 주 처리부(210) 및 그래픽 처리부(220)를 포함할 수 있다.
주 처리부(210)는 영상 처리 장치(100)의 전반적인 동작을 제어하도록 마련된다. 예를 들어, 주 처리부(210)는 저장부(114)로부터 영상을 읽어들여 그래픽 처리부(220)나 메모리(330)로 전달하도록 할 수도 있고, 통신부(112)를 통해 전달된 영상을 저장부(114)에 저장하도록 할 수도 있다. 또한, 필요에 따라 주 처리부(210)는 그래픽 처리부(220)에 대한 제어 신호를 생성하고, 이를 그래픽 처리부(220)로 전달함으로써 그래픽 처리부(220)가 소정의 동작을 수행하도록 할 수도 있다.
주 처리부(210)는, 예를 들어, 중앙 처리 장치(CPU, Central Processing Unit), 마이크로 컨트롤러 유닛(MCU, Micro Controller Unit), 마이컴(Micom, Micro Processor), 애플리케이션 프로세서(AP, Application Processor), 전자 제어 유닛(ECU, Electronic Controlling Unit) 및/또는 각종 연산 처리 및 제어 신호의 생성이 가능한 다른 전자 장치 등을 이용하여 구현 가능하다.
실시예에 따라서, 주 처리부(210)는 후술하는 그래픽 처리부(220)의 동작의 전부 또는 일부를 수행하는 것도 가능하다.
그래픽 처리부(220)는 영상과 관련된 특정한 동작을 수행하도록 마련된다. 예를 들어, 그래픽 처리부(220)는 입력부(110), 통신부(112), 저장부(114) 및/또는 ROM/RAM(116)로부터 획득한 영상의 모든 부분 또는 일부분을 메모리(300)에 기록하여 저장하고, 메모리(300)로부터 기록 및 저장된 영상의 모든 부분 또는 일부분을 독출하여 디스플레이부(120)로 전달할 수도 있다. 이에 대한 자세한 설명은 후술한다.
또한, 그래픽 처리부(220)는 획득한 영상에 대한 각종 영상 처리, 일례로 필터링 처리나 압축 등과 같이 영상에 관련된 각종 동작을 수행 가능하도록 설계될 수도 있다.
그래픽 처리부(220)는 하나 또는 둘 이상의 반도체 칩과, 기판 등의 관련 부품을 이용하여 구현 가능하다.
그래픽 처리부(220)는, 예를 들어, 그래픽 처리 유닛(GPU, Graphic Processing Unit)이나, 그래픽 처리 유닛이 장착된 그래픽 카드를 이용하여 구현될 수 있다.
메모리(300)는, 주 처리부(210) 및 그래픽 처리부(220) 중 적어도 하나의 동작에 따라서, 입력되는 영상의 전부 또는 일부를 저장할 수 있도록 마련된다. 메모리(300)는 영상이 기록될 수 있도록 복수의 기록 영역(도 10의 301 내지 313 등)을 포함할 수 있다.
메모리(300)는, 디램(DRAM), 에스램(SRAM) 및/또는 플래시 메모리(Flash memory)를 이용하여 구현 가능하다.
일 실시예에 의하면, 메모리(300)는 프레임 버퍼(frame buffer) 메모리를 포함할 수 있다. 프레임 버퍼는 각각의 화소에 대응하는 영상 데이터를 일시적으로 저장할 수 있는 기억 장치를 의미한다. 구체적으로 프레임 버퍼는 영상(동영상의 각 프레임도 포함 가능하다)의 각 화소에 할당된 값(일례로 온/오프 여부나, 색상 데이터 등)을 각 화소에 대응하여 저장할 수 있도록 마련된다. 여기서, 화소는, 하나의 영상을 이루는 최소 단위를 의미하며, 통상 픽셀이라고 지칭된다. 프로세서(200)의 주 처리부(210) 또는 그래픽 처리부(220)는 표시할 영상을 변환하여 프레임 버퍼에 일시적으로 저장하고, 디스플레이부(120)는 프레임 버퍼에 저장된 각 화소에 할당된 값을 각 화소에 대응하는 위치에 표시함으로써, 입력된 영상을 그대로 표시하도록 할 수 있다. 또한, 각각의 화소에 대응하는 영상 데이터는 RGB 값을 포함할 수 있다. 그러나, 각각의 화소에 대응하는 영상 데이터는 이에 한정되는 것은 아니며 설계자가 고려 가능한 다른 데이터를 포함할 수도 있다.
메모리(300)의 자세한 동작에 대해선 후술한다.
입력부(110)는 외부로부터 소정의 데이터(일례로 영상 데이터)를 수신할 수 있도록 마련된다. 입력부(110)는, 예를 들어, 다른 장치가 장착 및 이탈 가능한 연결 단자 및 관련 부품을 포함할 수 있다. 여기서, 연결 단자는, 예를 들어, 범용 직렬 버스(USB: Universal Serial Bus) 단자(171), HDMI(High Definition Multimedia Interface) 단자, DVI(Digital Visual Interface) 단자, SATA 단자, 또는 썬더볼트 단자 등과 같이 데이터의 송수신이 가능한 다양한 인터페이스용 단자 중 적어도 하나를 이용하여 구현 가능하다.
통신부(112)는 원격에 위치한 다른 장치(일례로 서버 장치 등)로부터 소정의 데이터(일례로 영상 데이터나, 음향 데이터나, 영상 데이터의 메타 데이터나, 애플리케이션 등)를 수신하고, 및/또는 원격에 위치한 다른 장치로 소정의 데이터를 전송할 수 있도록 마련된다. 실시예에 따라서, 통신부(112)는
통신부(112)는 유선 통신 네트워크 및/또는 무선 통신 네트워크에 접속하여 외부와 통신 가능하게 마련될 수 있다. 여기서, 유선 통신 네트워크는, 예를 들어, 페어 케이블, 동축 케이블, 광섬유 케이블 또는 이더넷 케이블 등의 케이블을 이용하여 구현 가능하다. 무선 통신 네트워크는 근거리 통신 기술, 예를 들어, 캔(CAN) 통신, 와이 파이(Wi-Fi), 지그비(zigbee), 블루투스(Bluetooth), 와이파이 다이렉트(Wi-Fi Direct), 저전력 블루투스(Bluetooth Low Energy) 또는 엔에프씨(NFC, Near Field Communication) 등을 이용하여 구현되거나, 및/또는 이동 통신 기술, 예를 들어, 3GPP, 3GPP2 또는 와이맥스 계열 등의 이동 통신 표준을 기반으로 하는 통신 기술을 이용하여 구현될 수 있다.
저장부(114)는 프로세서(200)의 연산, 처리 또는 제어 동작 등에 필요한 각종 정보를 전자적 형태로 저장할 수 있다. 예를 들어, 저장부(114)는 프로세서(200)의 동작과 관련된 애플리케이션(프로그램 또는 앱으로 지칭 가능함)의 전부 또는 일부를 저장하거나, 및/또는 프로세서(200)의 동작과 관련된 데이터를 저장할 수 있다. 저장부(114)는 프로세서(200)의 호출에 따라 저장된 애플리케이션 또는 데이터의 전부 또는 일부를 프로세서(200)에 제공한다. 여기서, 애플리케이션은 통신부(112)에 의해 접속 가능한 전자 소프트웨어 유통망을 통하여 획득된 것일 수도 있다.
저장부(114)는 하드 디스크나 플로피 디스크와 같은 자기 디스크 저장 매체나, 자기 테이프나, 컴팩트 디스크(CD)나 디브이디(DVD)와 같은 광 기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 기록 매체(magneto-optical media)나, SD카드, 플래시 메모리, 솔리드 스테이트 드라이브(SSD) 등과 같은 반도체 저장 장치 등을 이용하여 구현 가능하다.
ROM/RAM(116)은 프로세서(200)의 동작과 관련된 데이터나 애플리케이션을 일시적으로 또는 비일시적으로 저장할 수 있다. 입력부(110), 통신부(112) 및 저장부(114) 중 적어도 하나로부터 제공되는 영상 데이터는, 주처리부(210) 및 그래픽 처리부(220) 중 적어도 하나에 제공되기 전에 및/또는 주처리부(210) 및 그래픽 처리부(220) 중 적어도 하나에 의해 처리되는 동안에 ROM/RAM(116)에 일시적 또는 비일시적으로 저장될 수도 있다.
디스플레이부(120)는, 전기적 신호를 입력 받고, 이에 대응하는 영상을 비연속적으로 또는 연속적으로 표시할 수 있다.
디스플레이부(120)는 디스플레이 패널을 포함할 수 있다. 디스플레이 패널은, 예를 들어, 액정 디스플레이(LCD, Liquid Crystal Display), 발광 다이오드(LED, Light Emitting Diode), 플라즈마 디스플레이 패널(PDP, Plasma Display Panel), 양자점 액정 디스플레이(QD-LCD, Quantum dot-Liquid Crystal Display) 및/또는 양자점 발광 다이오드(QLED, Quantum-dot Lighting Emitting Diode)를 이용하여 구현 가능하다. 여기서 발광 다이오드(LED, Light Emitting Diode)는 유기 발광 다이오드(OLED, organic light emitting diode) 등을 포함할 수 있으며, 유기 발광 다이오드는 수동형 유기 발광 다이오드(PMOLED, Passive Matrix OLED) 또는 능동형 유기 발광 다이오드(AMOLED, Active Matrix OLED)를 포함할 수 있다. 또한, 디스플레이부(120)는 이들 외에 설계자가 고려 가능한 다른 디스플레이 패널을 이용하여 구현 가능하다. 또한, 디스플레이부(120)는 음극선관(CRT, Cathode Ray Tube)를 이용하여 구현하는 것도 가능하다.
디스플레이부(120)는 필요에 따라서 백 라이트 유닛(BLU, Back Light Unit)을 더 포함할 수도 있다.
음향 출력부(122)는, 프로세서(200)의 제어에 따라 입력부(110), 통신부(112) 및 저장부(114) 중 적어도 하나로부터 제공되는 음원(음성이나 배경음이나 효과음 등을 포함할 수 있다)을 출력할 수 있다. 음향 출력부(122)는 디스플레이부(120)에 표시되는 영상에 대응하여 음원을 출력할 수 있다. 음성 출력부(122)는, 예를 들어, 헤드셋, 이어폰 장치 및 스피커 장치 중 적어도 하나를 이용하여 구현될 수 있다.
이하 도 2를 참조하여 종래의 영상이 표시되는 과정을 설명하도록 한다.
도 2는 종래의 영상이 표시되는 과정을 설명하기 위한 도면이다.
도 2에 도시된 바에 의하면, 종래 그래픽 처리 장치(GPU, 90)는, 외부의 중앙 처리 장치(CPU, 미도시)로부터 전체 화면에 대한 영상(13)을 데이터의 형태로 수신하면, 디스플레이부(91)가 영상을 표시하기 전에 전체 화면에 대한 영상(13)을 그리고 순차적으로 그린 영상13)의 각각의 화소에 대응하는 데이터를 프레임 버퍼(91)에 기록하여 저장한다. 이 경우, 그래픽 처리 장치(90)는 프레임 버퍼(91)에 전달된 영상(13) 내의 모든 화소의 데이터를 프레임 버퍼(91)에 기록한다. 다시 말해서, 그래픽 처리 장치(90)는 영상이 그려진 이후 영상의 모든 화소의 데이터를 순차적 및 개별적으로 프레임 버퍼(91)로 전달하고, 프레임 버퍼(91)는 이들을 순차적으로 기록한다. 이어서, 프레임 버퍼(91)에 저장된 각각의 화소에 대응하는 데이터(들)는 디스플레이부(92)로 전달되고 디스플레이부(92)는 중앙 처리 장치 또는 그래픽 처리 장치의 제어에 따라 이들 데이터를 조합하여 하나의 영상을 표시하게 된다. 이와 같이 종래 기술에 따르면 영상 내의 모든 데이터가 프레임 버퍼(91)에 저장되기 때문에, 불필요한 데이터까지 프레임 버퍼(91)에 저장되어 자원이 무의미하게 소모되고, 및/또는 디스플레이 장치가 영상 수신 후 표시되는 과정까지의 처리 시간이 지연되는 문제점이 발생할 수 있다. 상술한 프로세서(200)의 동작의 일 실시예에 의하면 이와 같은 문제점(들)이 해결 가능하다.
이하 도 3 내지 도 14를 참조하여, 상술한 프로세서(200)의 동작의 여러 실시예에 대해서 보다 구체적으로 설명하도록 한다. 프로세서(200)의 동작의 여러 실시예를 설명함에 있어서, 편의상 프로세서(200)의 그래픽 처리부(220)에 의해 동작이 수행되는 실시예들을 기반으로 설명하도록 한다. 그러나, 이는 예시적인 것으로 상술한 바와 같이 후술하는 동작들은 기술자의 임의적 선택에 따라서 주 처리부(210)에 의해 수행되도록 설계되는 것도 가능하다. 뿐만 아니라, 설계자의 임의적 선택에 따라서 후술하는 동작 중 일부는 그래픽 처리부(220)에 의해 수행되고 다른 일부는 주 처리부(210)에 의해 수행되도록 설계되는 것도 가능하다.
도 3은 그래픽 처리부의 일 실시예에 대한 블록도이고, 도 4a는 입력된 제1 영상의 일 실시예에 대한 도면이다.
도 3에 도시된 바에 의하면, 그래픽 처리부(220)는 선택적 기록부(230) 및 선택적 독출부(240)를 포함할 수 있다.
선택적 기록부(230)는 입력 영상 데이터(10)를 도시하고, 도시된 영상의 전부가 또는 도시된 영상 내의 적어도 하나의 부분이 미리 정의된 조건을 만족하는지 여부를 판단하고, 판단 결과를 기초로 영상 데이터의 각 부분을 메모리(300)에 기록하거나 또는 기록하지 않도록 마련된다. 여기서, 입력되는 영상 데이터(10)는 영상 프레임을 포함할 수 있다.
또한, 미리 정의된 조건은, 예를 들어, 적어도 하나의 부분에 포함된 화소가 투명한지 여부, 적어도 하나의 부분에 포함된 화소의 투명도가 미리 정의된 기준 값보다 작은지 여부 및 화소에 대응하는 영상 데이터가 특정한 값에 해당하는지 여부 중 적어도 하나를 포함할 수 있다.
또한, 선택적 기록부(230)는 메모리(300)에 기록된 부분과 기록되지 않은 부분에 대한 정보, 일례로 대표값 테이블(290)을 생성하여 선택적 독출부(240)로 전달할 수도 있다.
이하 선택적 기록부(230)의 동작의 일 실시예로, 선택적 기록부(230)가 각 화소의 영상 데이터가 투명한지 여부를 기반으로 메모리(300)에 영상 데이터를 기록하거나 또는 기록하지는 일례를 들어 설명하도록 한다.
일 실시예에 의하면, 선택적 기록부(230)는, 영상 도시부(232), 판단부(234) 및 기록부(236)를 포함할 수 있다.
영상 도시부(232)는, 도 3에 도시된 바와 같이, 적어도 하나의 영상을 이루는 영상 데이터(10)를 입력부(110), 통신부(112) 및 저장부(114) 중 적어도 하나로부터 수신하고, 수신한 영상 데이터(10)를 그릴 수 있다. 영상 도시부(232)에 의해 그려진 영상은 판단부(234)로 전달된다.
수신한 영상 데이터(10)에 대응하는 영상(10i)은, 도 4a에 도시된 바와 같이, 화소가 투명하거나 또는 투명도가 상대적으로 높은 부분(10a, 또는 불투명도가 상대적으로 낮은 부분, 이하 투명 부분)과, 화소가 불투명하거나 또는 투명도가 상대적으로 낮은 부분(10b, 또는 불투명도가 상대적으로 높은 부분, 이하 불투명 부분)을 포함할 수 있다.
일 실시예에 의하면, 투명도 또는 불투명도는, 예를 들어, 알파 값으로 정의될 수 있다. 알파 값은 불투명한 정도가 높을수록 1 또는 1에 근사한 값을 갖고, 불투명한 정도가 낮을수록 0 또는 0에 근사한 값을 갖도록 정의된다. 따라서, 특정한 화소가 완전히 불투명한 경우에는 특정한 화소에 대응하는 알파 값은 1로 주어지고, 특정한 화소가 완전히 투명한 경우에는 특정한 화소에 대응하는 알파 값은 0으로 주어진다. 투명도 또는 불투명도는, 알파 값 이외에도 설계자가 고려 가능한 다른 파라미터를 이용하여 정의될 수도 있다.
투명 부분(10a) 및 불투명 부분(10b)는 각각 영상(10i) 내에서 소정의 위치에 배치될 수 있다. 예를 들어, 투명 부분(10a)은 불투명 부분(10b)의 상단 또는 하단에 배치되고, 불투명 부분(10b)은, 이에 대응하여 투명 부분(10a)의 하단 또는 상단에 배치될 수도 있다. 또한, 투명 부분(10a) 및 불투명 부분(10b)은 서로 좌우로 나란히 배치되는 것도 가능하다. 뿐만 아니라, 불투명한 부분(10c)의 주변에 투명 부분(10a)이 존재하는 것도 가능하다. 다시 말해서, 투명 부분(10a)이 전반적으로 배치된 구역 내의 일 부분에 불투명한 부분(10c)이 위치하는 것도 가능하다. 또한, 반대로 불투명 부분(10b)이 전반적으로 위치하는 구역 내의 일 부분에 투명한 부분(미도시)이 위치하는 것도 가능하다. 이외에도 설계자가 고려 가능한 다양한 방법으로 투명 부분(10a) 및 불투명 부분(10b)은 영상(10i) 내에 배치 가능하다.
판단부(234)는 영상(10i) 내의 각각의 화소에 대응하는 투명도를 판단할 수 있다. 즉, 판단부(234)는 각 화소에 의해 표현될 영상 데이터가 얼마나 투명한지를 판단할 수 있다.
예를 들어, 판단부(234)는 각 화소에 대응하는 알파 값을 확인하고, 확인 결과를 기반으로 각 화소에 대응하는 투명도를 판단할 수 있다. 판단부(234)의 판단 결과는 기록부(236)로 전달될 수 있다. 보다 구체적으로 판단부(234)는 각 화소의 알파 값이 0이거나 또는 미리 정의된 값보다 작은지 여부와 각 화소의 알파 값이 0이 아니거나 또는 미리 정의된 값보다 큰지 여부를 판단하여 각 화소에 대응하는 투명도를 판단할 수 있다.
실시예에 따라서, 판단부(234)는 각 화소에 영상 데이터 그 자체가 존재하는지 여부를 판단하는 것도 가능할 수 있다.
도 4b는 제1 영상에 설정되는 블록을 설명하기 위한 도면이다.
일 실시예에 의하면, 판단부(234)는, 영역 단위로 각 화소에 대응하는 영상 데이터가 특정한 조건을 만족하는지 여부를 판단할 수 있다. 여기서, 영역은 블록(block) 및 라인(line) 중 적어도 하나를 포함할 수 있다. 블록은 영상에 설정 가능하고 넓이를 갖는 특정한 공간을 의미하고, 라인은 1xN의 형태로 표현될 수 있는 공간을 의미한다. 다시 말해서, 판단부(234)는, 블록 단위로 각 화소의 영상 데이터가 특정 조건을 만족하는지 여부를 판단할 수도 있고, 또는 라인 단위로 각 화소의 영상 데이터가 특정한 조건을 만족하는지 판단할 수도 있다.
또한, 일 실시예에 따르면, 특정한 조건은 화소의 투명도가 특정한 범위에 해당하는지 여부나, 또는 화소의 영상 데이터(일례로 RGB 값)이 특정한 값을 갖는지 여부를 포함할 수 있다.
일 실시예에 따라 특정한 조건이 화소가 어느 정도 투명한지 여부로 정의된 경우, 판단부(234)는 블록 단위로 블록 내의 각 화소의 투명도를 판단할 수도 있고, 또는 라인 단위로 라인 내의 각 화소의 투명도를 판단할 수도 있다.
예를 들어, 판단부(234)는, 도 4b에 도시된 바와 같이 영상(10i)에 블록(b1)을 설정하고, 블록(b1) 내의 각 화소(p2_2 내지 p8_8)의 투명도를 판단할 수 있다. 보다 구체적으로 영상(10i)은 복수의 화소(p1_1 내지 p10_10)으로 이루어질 수 있다. 블록(b1)은 이와 같이 영상(10i)을 이루는 복수의 화소(p1_1 내지 p10_10) 중에서 적어도 하나의 화소(p2_2 내지 p8_8)를 포함하여 정의 및 설정될 수 있다.
일 실시예로, 블록(b1)은, 영상(10i)을 이루는 복수의 화소(p1_1 내지 p10_10) 중 일부의 화소(p2_2 내지 p8_8)만을 포함할 수도 있다. 이 경우, 영상(10i)을 이루는 복수의 화소(p1_1 내지 p10_10) 중 일부의 화소(p2_2 내지 p8_8)는 영상(10i) 내의 일 구역에 모여있는 화소(들)의 집합일 수 있다. 다른 실시예로, 블록(b1)은, 영상(10i)을 이루는 복수의 화소(p1_1 내지 p10_10) 전부를 포함하도록 정의 및 설정되는 것도 가능하다. 다시 말해서, 영상(10i) 전체가 하나의 블록(b1)으로 설정될 수도 있다.
도 5는 설정된 블록의 일 실시예를 도시한 도면이고, 도 6은 설정된 블록의 다른 실시예를 도시한 도면이다. 도 7은 설정된 블록의 또 다른 실시예를 도시한 도면이고, 도 8은 설정된 블록의 또 다른 실시예를 도시한 도면이다.
판단부(234)는, 도 5 내지 도 8에 도시된 바와 같이, 영상(10i)에 복수의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)을 설정하고, 각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)마다 각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)에 포함된 적어도 하나의 화소가 미리 정의된 조건을 만족하는지 여부를 판단할 수 있다. 예를 들어, 판단부(234)는 각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)에 포함된 적어도 하나의 화소의 투명도를 확인하고 확인 결과를 기반으로 조건의 만족 여부를 판단할 수도 있다.
일 실시예에 의하면, 복수의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)은, 주어진 하나의 영상(i10)의 전부를 포함하도록 정의될 수도 있다. 다시 말해서, 복수의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)이 조합된 경우, 주어진 하나의 영상(i10) 전부를 채우게 된다. 이 경우, 복수의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)은 하나의 영상(i10)을 복수의 영역으로 구획하게 될 수도 있다.
다른 실시예에 의하면, 복수의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)은 주어진 하나의 영상(i10)의 일부에 대해서만 정의될 수도 있다.
복수의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143) 각각의 형상이나 크기는 설계자의 선택에 따라 다양하게 정의 가능하다. 예를 들어, 복수의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143) 각각의 형상이나 크기는, 디스플레이부(120)에 표시되는 영상의 크기, 영상의 해상도 및/또는 영상의 가로 세로 비를 기반으로 정의될 수도 있고, 또는 이와 무관하게 정의될 수도 있다.
일 실시예에 의하면, 도 5에 도시된 바와 같이, 각각의 블록(b11 내지 b53)은 모두 동일한 크기를 갖는 정사각형으로 정의될 수도 있다. 각각의 블록(b11 내지 b53)이 정사각형으로 정의되는 경우, 각각의 블록(b11 내지 b53)은 N*N의 매트릭스 형태로 배열된 적어도 하나의 화소를 포함 가능하다. 여기서, N은 자연수이다. 예를 들어, 각각의 블록(b11 내지 b53)의 화소는 16*16로 배열될 수도 있고, 32*32로 배열될 수도 있으며, 64*64로 배열될 수도 있다. 이외에도 블록(b11 내지 b53)은, 정사각형 형상 이외에 직사각형 형상이나, 원형이나 마름모의 형상으로 정의될 수도 있고, 또는 삼각형이나 오각형 등의 다른 다각형의 형상으로 정의될 수도 있다. 이와 같이 정사각형 이외의 형상을 갖는 경우에도 각각의 블록은 적어도 하나의 화소를 포함하도록 정의된다. 이 경우, 각각의 블록(b11 내지 b53)들은 서로 중첩되지 않도록 정의될 수도 있다.
다른 실시예에 의하면, 도 6에 도시된 바와 같이 각각의 블록(b61 내지 b91)의 크기는 서로 상이하거나, 또는 일부는 상이하고 다른 일부는 동일하도록 설정될 수도 있다. 예를 들어, 특정한 구역에 대응하는 블록(b71 내지 b72)은 상대적으로 큰 크기로 정의되고, 특정한 구역에 대응하는 블록(b61 내지 b64, b81 내지 b84, b91 내지 b93)는 상대적으로 작은 크기로 정의될 수 있다. 이 경우, 상대적으로 큰 크기로 정의된 블록(b71 내지 b72)에 대응하는 다른 구역은 대체적으로 투명한 영역(10a)만이 존재하거나 또는 불투명한 영역(10b)만이 존재할 것으로 예측, 고려 또는 판단되는 구역을 포함하고, 상대적으로 작은 크기로 정의된 블록(b61 내지 b64, b81 내지 b84, b91 내지 b93)에 대응하는 구역은, 투명한 영역(10a)과 불투명한 영역(10b)이 혼재하거나 또는 투명할지 불투명할지 여부가 불명확한 영역을 포함하도록 설정 가능하다. 일 실시예에 의하면, 각각의 블록(b61 내지 b91)은, 모두 동일한 형상을 가질 수 있으며, 예를 들어, 정사각형의 형상을 가질 수도 있고, 또는 상술한 바와 같이 설계자가 고려 가능한 소정의 형상을 가질 수도 있다. 또한, 다른 실시예에 의하면, 블록(b61 내지 b91) 중 일부와 다른 일부는 서로 상이한 형상을 가질 수도 있다. 예를 들어, 상대적으로 큰 크기로 정의된 블록(b71 내지 b72)은 직사각형의 형상을 갖고, 상대적으로 작은 크기로 정의된 블록(b61 내지 b64, b81 내지 b84, b91 내지 b93)은 정사각형의 형상을 가질 수도 있다. 뿐만 아니라, 모든 블록(b61 내지 b91)이 서로 상이한 형상을 갖는 것도 가능하다.
또 다른 실시예에 의하면, 도 7에 도시된 바와 같이 복수의 블록(b101 내지 b131) 중 일부 집단의 블록(b101, 103, 111, 113, 121, 123, 131, 133)은 상호 형상이 동일하되 다른 일부 집단의 블록(b102, 104, 112, 114, 122, 124, 132, 134)과는 형상이 상이하도록 설정될 수도 있다. 이 경우, 다른 일부 집단의 블록(b102, 104, 112, 114, 122, 124, 132, 134)들은 상호 형상이 동일할 수도 있다. 예를 들어, 일부 집단의 블록(b101, 103, 111, 113, 121, 123, 131, 133)은 L자의 형상을 구비하고, 다른 일부 집단의 블록(b102, 104, 112, 114, 122, 124, 132, 134)은, L자 형상에 대응하도록 뒤집힌 L자의 형상을 가지도록 정의될 수도 있다.
뿐만 아니라, 또 다른 실시예에 의하면, 도 8에 도시된 바와 같이 각각의 블록(141 내지 143) 중 적어도 두 개의 블록(141 및 142, 142 및 143)이 상호 중첩되도록 정의될 수도 있다. 다시 말해서, 적어도 두 개의 블록(141 및 142, 142 및 143)은 서로 공유하는 구역(z1, z2)을 포함할 수도 있다.
이상 영상(10i)에 복수의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)을 설정 및 정의하는 다양한 일례에 대해 설명하였으나, 이는 예시적인 것으로 복수의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)을 설정하는 방법은 상술한 실시예에 한정되는 것은 아니다. 설계자가 고려 가능한 소정의 방법으로 복수의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)이 설정 가능하다.
도 9는 제1 대표 값 및 제2 대표 값이 저장된 테이블의 일례를 도시한 도면이다.
일 실시예에 의하면, 판단부(234)는, 도 6 내지 도 8에 도시된 바와 같이, 각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)에 포함된 적어도 하나의 화소의 투명도를 판단하고, 적어도 하나의 화소의 투명도의 판단 결과를 기반으로 각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)에 대응하는 대표 값을 결정할 수도 있다.
구체적으로 판단부(234)는, 각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)에 포함된 모든 화소의 알파 값이 0인지 또는 아닌지 여부를 판단하거나, 및/또는 모든 화소의 알파 값이 미리 정의된 기준 값보다 작은지 큰지 여부를 비교하여 판단하고, 판단 결과를 기반으로 각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)에 대응하는 대표 값을 상이하게 정의할 수 있다.
보다 구체적으로 판단부(234)는, 각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)에 포함된 모든 화소의 알파 값이 0이거나 및/또는 미리 정의된 기준 값보다 작은 경우, 각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)에 대응하는 대표 값을 제1 대표 값으로 정의할 수 있다. 반대로 판단부(234)는, 각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)에 포함된 적어도 하나 화소의 알파 값이 0이 아니거나 및/또는 미리 정의된 기준 값보다 큰 경우, 각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)에 대응하는 대표 값을 제2 대표 값으로 정의할 수 있다. 여기서, 제2 대표 값은 상술한 제1 대표 값과는 상이하게 정의된다.
제1 대표 값 및 제2 대표 값은 설계자에 의해 상호 식별 가능한 정도로 임의적으로 정의 가능하다. 예를 들어, 제1 대표 값은 도 9에 도시된 바와 같이 0으로 정의되고, 제2 대표 값은 1로 정의될 수도 있다.
판단부(234)는, 각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)의 대표 값이 정의되면, 각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)의 대표 값을 도 3에 도시된 바와 같이 저장부(114)로 전달하여 저장할 수 있다.
실시예에 따라서, 각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)의 대표 값은 저장부(114) 이외의 다른 저장 매체에 저장될 수도 있다. 예를 들어, 각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)의 대표 값은, 프레임 버퍼와 같은 메모리(300)에 저장되는 것도 가능하다.
각각의 블록(b11 내지 b53, b61 내지 b91, b101 내지 b131, b141 내지 b143)의 대표 값은 테이블(290, 이하 대표 값 테이블)의 형태로 저장될 수도 있다.
구체적으로 대표 값 테이블(290)은, 도 9에 도시된 바와 같이, 각각의 블록, 일례로 제1 블록 내지 제N+2 블록을 나타내는 필드와, 각 블록에 대응하는 대표 값을 나타내는 필드들(291 내지 296)의 조합으로 표현 가능한 것일 수 있다. 만약 제1 대표 값이 0으로 정의되고 제2 대표 값이 1로 정의된 경우라면, 모든 화소가 조건을 만족하는 블록, 일례로 제1 블록 내지 제3 블록에 대응하는 대표 값 필드에는 0이 기록되고(291 내지 293), 어느 하나의 화소라도 조건을 만족하지 않는 블록, 일례로 제N 블록 내지 제N+1 블록(294 내지 296)에 대응하는 대표 값 필드에는 1이 기록될 수 있을 것이다. 예를 들어, 모든 화소가 투명한 블록에 대응하는 대표 값 필드에는 0이 기록되고, 모든 화소 중 적어도 하나의 화소가 투명하지 않은 블록에 대응하는 대표 값 필드에는 1이 기록될 수 있다.
기록부(236)는, 판단부(234)의 판단 결과를 기반으로 영상 데이터를 메모리(300)에 저장하거나 또는 영상 데이터의 메모리(300)에의 저장을 차단할 수 있다.
예를 들어, 기록부(236)는, 특정한 블록, 일례로 제1 블록 내지 제3 블록(291 내지 293)이 투명하거나 및/또는 영상 데이터가 특정한 값에 해당된다고 판단되면, 특정한 블록(291 내지 293)의 각각의 화소에 대응하는 영상 데이터는 메모리(300)에 기록하지 않고, 다른 특정한 블록, 일례로 제N 블록 내지 제N+1 블록(294 내지 296)이 불투명하거나 및/또는 영상 데이터가 특정한 값에 해당되지 않는다고 판단되면, 다른 특정한 블록에 포함된 각각의 화소에 대응하는 영상 데이터는 메모리(300)에 기록할 수 있다.
일 실시예에 의하면, 기록부(236)는, 특정한 블록(291 내지 293)이 투명하거나 및/또는 영상 데이터가 특정한 값인 경우, 특정한 블록(291 내지 293)에 대응하는 영상 데이터가 메모리(300)에 기록되지 않도록, 모든 블록(291 내지 296)에 관한 기록 명령 중에서 특정한 블록(291 내지 293)에 대한 기록 명령만을 제거하도록 설계될 수 있다(write removing). 또한, 다른 실시예에 의하면, 기록부(236)는, 특정한 블록(291 내지 293)이 투명하거나 및/또는 영상 데이터가 특정한 값인 경우, 특정한 블록(291 내지 293)에 대응하는 영상 데이터가 메모리(300)에 기록되지 않도록, 다른 특정한 블록, 일례로 제N 블록 내지 제N+1 블록(294 내지 296)에 대한 기록 명령만을 생성하도록 설계될 수도 있다.
도 10은 메모리부에 영상 데이터를 저장하는 일례를 도시한 도면이고, 도 11은 메모리부에 영상 데이터를 저장하는 다른 일례를 도시한 도면이다.
기록부(236)는 특정한 블록(294 내지 296)이 불투명한 경우 특정한 블록(294 내지 296)에 대응하는 영상 데이터를, 메모리(300)의 적어도 하나의 기록 영역에 기록할 수 있다. 이 경우, 기록부(236)는, 도 10 및 도 11에 도시된 바와 같이, 특정한 블록(294 내지 296)에 대응하는 영상 데이터를, 특정한 블록(294 내지 296)에 대응하는 특정한 기록 영역(301 내지 304, 310 내지 313)에 저장할 수도 있다. 여기서, 특정한 블록(294 내지 296)에 대응하는 특정한 기록 영역(301 내지 304, 310 내지 313)은, 미리 정의된 설정에 따르는 것일 수도 있고, 또는 프로세서에 의해 임의적으로 선택된 것일 수도 있다.
일 실시예에 의하면, 기록부(236)는, 도 10 및 도 11에 도시된 바와 같이, 메모리(300)의 기록 영역(301 내지 304, 310 내지 313)을 순차적으로 접근할 수 있다. 다시 말해서, 메모리(300)의 기록 영역(301 내지 304, 310 내지 313)는 제1 영역(301)부터 순차적으로 기록 대상이 될 수 있다. 다른 실시예에 의하면, 기록부(236)는, 메모리(300)의 기록 영역(301 내지 304, 310 내지 313)을 임의적으로 접근할 수도 있다.
메모리(300)의 기록 영역(301 내지 304, 310 내지 313)에는, 필요에 따라서, 각각의 기록 영역(301 내지 304, 310 내지 313)에 대응하는 영상 데이터를 식별할 수 있도록 대응하는 주소가 더 저장되거나 또는 할당될 수도 있다. 만약 상술한 바와 같이 기록부(236)가 메모리(300)의 기록 영역(301 내지 304, 310 내지 313)을 순차적으로 접근하는 경우라면, 메모리(300)의 기록 영역(301 내지 304, 310 내지 313) 각각의 순서가 상술한 주소로 이용될 수 있다. 이 경우, 각각의 기록 영역(301 내지 304, 310 내지 313)에 대한 주소 저장이나 할당은 생략될 수 있다.
일 실시예에 의하면, 기록부(236)는, 도 10에 도시된 바와 같이, 메모리(300)에 마련된 기록 영역(301 내지 304, 310 내지 313) 중에서 모든 화소가 미리 정의된 조건을 만족하는 블록(291 내지 293, 예를 들어, 모든 화소가 투명한 블록)에 대응하는 기록 영역(301 내지 304)은 제외하여 영상 데이터를 기록할 수 있다. 예를 들어, 기록부(236)는, 메모리(300)의 기록 영역(301 내지 304, 310 내지 313)에 순차적으로 접근하면서, 모든 화소가 미리 정의된 조건을 만족하는 블록(291 내지 293)에 대응하는 기록 영역(301 내지 304)은 기록 동작 없이 통과하고, 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않는 블록(294 내지 296, 예를 들어, 적어도 하나의 화소가 불투명한 블록)에 대응하는 기록 영역(310 내지 313)에는 영상 데이터를 기록하도록 설계될 수도 있다. 이에 따라 기록 영역(301 내지 304, 310 내지 313) 중에서 모든 화소가 미리 정의된 조건을 만족하는 블록(291 내지 293)에 대응하는 기록 영역(301 내지 304)에는 어떠한 데이터도 저장되지 않아 공백으로 유지되고, 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않는 블록(294 내지 296)에 대응하는 기록 영역(310 내지 313)에는 상술한 블록(294 내지 296)에 대응하는 영상 데이터가 기록 및 존재하게 된다.
다른 실시예에 의하면, 기록부(236)는, 도 11에 도시된 바와 같이, 메모리(300)의 기록 영역(301 내지 304)에 순차적으로 접근하면서, 접근한 기록 영역(301 내지 304)마다 순차적으로 영상 데이터를 저장할 수도 있다. 여기서, 영상 데이터는 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않는 블록(294 내지 296)에 대응하는 영상 데이터를 포함한다. 다시 말해서, 기록부(236)는 특정한 기록 영역(301 내지 304)을 기록 대상에서 제외하지 않을 수 있으며, 이에 따라 특정한 기록 영역(도 10의 301 내지 304)이 공백으로 유지되지 않게 된다.
상술한 바와 같이 선택적 기록부(230)는, 다른 실시예에 있어서, 화소의 영상 데이터가 특정한 값에 해당하는지 여부를 기반으로 영상 데이터의 각 부분을 메모리(300)에 기록하거나 또는 기록하지 않도록 마련될 수도 있다.
이 경우, 상술한 영상 도시부(232)는 적어도 하나의 영상을 이루는 영상 데이터(10)를 수신하고, 상술한 바와 동일하게 동일하게 영상을 도시할 수 있다.
상술한 판단부(234)는 블록 또는 라인 단위로 블록 또는 라인 내의 각 화소의 영상 데이터를 확인하고, 영상 데이터를 미리 정의된 소정의 값과 비교하여, 각 화소의 영상 데이터가 특정한 값과 동일한지 여부를 확인할 수도 있다. 여기서, 특정한 값은, 특정한 색을 나타내는 값을 포함할 수 있다. 특정한 색을 나타내는 값은, 예를 들여, 흑색을 나타내는 값(즉, (0, 0, 0))이나, 백색을 나타내는 값(즉, (255, 255, 255))이나, 및/또는 녹색을 나타내는 값(즉, (0, 255, 0)) 등을 포함할 수 있다. 다시 말해서, 판단부(234)는 블록 또는 라인 단위로 블록 또는 라인 내의 각 화소가 특정한 색을 나타나는지 여부를 확인할 수도 있다. 또한, 판단부(234)는 확인 결과를 기반으로 제1 대표 값 및 제2 대표 값을 결정하고, 필요에 따라 제1 대표 값 및 제2 대표 값의 결정 결과를 저장부(114)로 전달하할 수도 있다. 저장부(114)로 전달된 제1 대표 값 및 제2 대표 값은 대표 값 테이블의 형태로 저장 가능하다.
또한, 상술한 기록부(236)는 블록 또는 라인 단위로 블록 또는 라인 내의 각 화소가 특정한 색을 나타나는지 여부를 기초로 영상 데이터를 메모리(300)에 저장하거나 또는 영상 데이터의 메모리(300)에의 저장을 차단할 수 있다. 예를 들어, 기록부(236)는 영상 데이터가 미리 정의된 소정의 값과 동일하면 영상 데이터를 메모리(300)에 저장하지 않고, 반대로 영상 데이터가 미리 정의된 소정의 값과 상이하면 영상 데이터를 메모리(300)에 저장할 수도 있다.
도 12는 메모리부로부터 영상 데이터를 읽어들이는 일례를 도시한 도면이고, 도 13은 메모리부로부터 영상 데이터를 읽어들이는 다른 일례를 도시한 도면이다.
선택적 독출부(240)는 메모리(200)에 저장된 데이터를 독출하고 독출한 데이터를 기반으로 출력 영상(20)을 획득할 수 있다.
선택적 독출부(240)는 도 3에 도시된 바와 같이 일 실시예에 있어서 대표값 독출부(242) 및 데이터 독출부(244)를 포함할 수 있다.
대표값 독출부(242)는 각 블록(291 내지 296)에 대응하는 대표 값(들)을 획득하고, 대표 값을 기반으로 각 블록(291 내지 296)이 투명한지 또는 불투명한지 여부를 판단할 수 있다. 이 경우, 대표값 독출부(242)는, 실시예에 따라서, 선택적 기록부(230)로부터 직접 각 블록(291 내지 296)에 대응하는 대표 값(들)을 전달 받아 획득할 수도 있고, 또는 저장부(114)나 메모리(300)를 열람하여 각 블록(291 내지 296)에 대응하는 대표 값을 획득할 수도 있다.
도 12 및 도 13에 도시된 바와 같이 대표값 독출부(242)가 획득된 대표 값들은 데이터 독출부(244)로 전달될 수 있다.
데이터 독출부(244)는 적어도 하나의 블록(291 내지 296)에 대응하는 대표 값(들)을 기반으로 메모리(300)로부터 각 블록(291 내지 296)에 대응하는 영상 데이터를 획득하거나 또는 획득하지 않을 수 있다.
구체적으로 데이터 독출부(244)는 특정 블록(291 내지 293)에 대응하는 대표 값(들)이 제1 대표 값인 경우에는 특정 블록(291 내지 293)에 대응하는 영상 데이터를 획득하지 않고, 반대로 특정 블록(294 내지 296)에 대응하는 대표 값(들)이 제2 대표 값인 경우에는 특정 블록(294 내지 296)에 대응하는 영상 데이터를 획득하도록 할 수 있다.
데이터 독출부(244)는, 일 실시예에 있어서, 순차적으로 메모리(300)의 적어도 하나의 기록 영역(301 내지 304, 321 내지 326)에 접근할 수 있다.
이 경우, 데이터 독출부(244)는, 도 12에 도시된 바와 같이, 접근된 기록 영역(301 내지 304, 321 내지 326) 중에서 특정한 기록 영역(321 내지 323)에 대해서는 영상 데이터의 독출을 수행하지 않고, 다른 특정한 기록 영역(324 내지 326)에서는 영상 데이터의 독출을 수행하도록 할 수 있다. 여기서 특정한 기록 영역(321 내지 323)은 화소가 미리 정의된 조건을 만족하는 블록(291 내지 293)에 대응하는 기록 영역을 포함하고, 다른 특정한 기록 영역(324 내지 326)은 화소가 미리 정의된 조건을 만족하지 않는 블록(294 내지 296)에 대응하는 기록 영역을 포함한다.
다시 말해서, 만약 도 10를 통해 설명한 바와 같이 메모리(300)에 마련된 기록 영역(301 내지 304, 310 내지 313) 중에서 화소가 미리 정의된 조건을 만족하는 블록(291 내지 293)에 대응하는 기록 영역(301 내지 304)은 공백으로 존재하고 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않는 블록(294 내지 296)에 대응하는 기록 영역(310 내지 313)은 대응하는 영상 데이터를 갖고 있을 수 있다. 이 경우, 데이터 독출부(244)는, 도 12에 도시된 바와 같이, 순차적으로 기록 영역(301 내지 313)에 접근하면서, 만약 화소가 미리 정의된 조건을 만족하는 블록(291 내지 293)에 대응하는 기록 영역(301 내지 304)에 접근된 경우에는 데이터의 독출 없이 기록 영역(301 내지 304)을 통과하고, 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않는 블록(294 내지 296)에 대응하는 기록 영역(310 내지 313)에 접근된 경우에는 기록 영역(310 내지 313)으로부터 영상 데이터를 독출할 수 있다. 상술한 바와 같이, 각각의 기록 영역(301 내지 304, 310 내지 313)의 모든 화소가 미리 정의된 조건을 만족하는지 또는 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않는지 여부는, 각 블록(291 내지 296)에 대응하는 대표 값을 기반으로 판단될 수 있다.
또한, 만약 도 11을 통해 설명한 바와 같이 메모리(300)의 기록 영역(301 내지 304)이 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않는 블록(294 내지 296)에 대응하는 영상 데이터를 저장하고 있고 별도의 공백이 존재하지 않는 경우, 데이터 독출부(244)는, 도 13에 도시된 바와 같이, 각각의 기록 영역(301 내지 302)으로부터 임의적으로 또는 미리 정의된 순서에 따라 영상 데이터를 독출하여 획득한다. 이 경우, 데이터 독출부(244)는. 대표 값을 이용하여 각 기록 영역(301 내지 302)에 저장된 영상 데이터에 대응하는 블록(294 내지 296)이 무엇인지를 결정 및 식별할 수 있다. 이 경우, 대표값 테이블(290)이 다시 이용될 수 있다.
데이터 독출부(244)에 의해 메모리(300)로부터 독출된 영상 데이터는 출력 영상(20i)을 이룬다. 이 경우, 출력 영상(20i)은 입력 영상(10i)과 동일하거나, 또는 근사할 수 있다. 만약 입력 영상(10i)이 투명 부분(10a)을 포함하는 경우, 데이터 독출부(244)는 투명 부분(10a)에 대응하는 영상 데이터를 획득할 수 없다. 데이터 독출부(244)는 영상 데이터가 획득되지 않은 출력 영상(20i)의 일 부분을 투명한 부분으로 처리한다. 이에 따라 출력 영상(20i)은 입력 영상(10i)과 동일하게 투명 부분(20a)을 포함하게 된다. 출력 영상(20i)의 투명 부분(20a)은 입력 영상(10i)의 투명 부분(10a)에 대응한다. 마찬가지로 출력 영상(20i)은 입력 영상(10i)의 불투명 부분(10b)에 대응하는 불투명 부분(20b)을 포함할 수 있다. 불투명 부분(20b)은 메모리(300)로부터 독출된 영상 데이터에 의해 이루어진다.
만약 상술한 블록이 영상의 전체에 대해 설정된 경우, 상술한 과정은 적어도 하나의 입력 영상(일례로 동영상의 적어도 하나의 프레임)이 투명 영상인지 여부를 판단하는데 이용될 수 있다. 구체적으로, 입력 영상 내에 모든 화소의 알파 값이 0이거나 미리 정의된 값보다 작은 경우라면, 입력 영상을 모두 포섭하는 블록의 대표 값은 제1 대표 값으로 설정되고, 이에 따라 메모리(300)에는 입력 영상에 대응하는 어떠한 정보도 기록되지 않는다. 데이터 독출부(244)는 제1 대표 값을 이용하여 메모리(300)로부터 어떠한 정보도 획득하지 않고, 입력 영상에 대응하는 출력 영상을 투명한 것으로 판단하여 출력하도록 한다. 반대로 입력 영상 내에 적어도 하나의 화소의 알파 값이 0이 아니거나 미리 정의된 값보다 큰 경우라면, 입력 영상을 모두 포섭하는 블록의 대표 값은 제2 대표 값으로 설정되고, 이에 따라 메모리(300)에는 입력 영상의 각각의 화소의 데이터가 저장된다. 따라서, 데이터 독출부(244)는 제2 대표 값에 따라서 메모리(300)로부터 모든 화소에 대한 영상 데이터를 획득하게 되고, 입력 영상에 대응하는 출력 영상이 그대로 디스플레이부(120)에 의해 표시되게 된다.
이상 그래픽 처리부(220)가 블록 단위로 영상 데이터가 할당된 화소가 미리 정의된 조건을 만족하는지 여부에 대한 판단 결과를 기반으로 메모리(300)에 데이터를 저장하고 대표 값을 결정한 후, 결정된 대표 값에 의거하여 메모리(300)로부터 영상 데이터를 독출하는 동작을 설명하였다. 그러나나, 상술한 바와 같이 그래픽 처리부(220)는 라인 단위로 영상 데이터가 할당된 화소가 미리 정의된 조건을 만족하는지 여부를 기반으로 메모리(300)에 데이터를 저장하고 대표 값을 결정한 후, 결정된 대표 값에 의거하여 메모리(300)로부터 영상 데이터를 독출하도록 동작하는 것도 가능할 것이다.
상술한 선택적 기록부(230) 및 선택적 독출부(240)의 동작은 실시간으로 수행될 수도 있고, 또는 비실시간으로 수행될 수도 있다.
상술한 선택적 기록부(230) 및 선택적 독출부(240)는 순차적으로 거의 동시에 상술한 동작을 수행할 수도 있다. 예를 들어, 선택적 기록부(230)에 의해 메모리(300)에 대한 적어도 하나의 블록의 영상 데이터의 기록 동작 또는 기록 동작의 차단이 수행되면, 즉시 또는 미리 정의된 시간의 경과 이후 선택적 독출부(240)에 의한 적어도 하나의 블록에 대한 영상 데이터의 독출 동작 또는 독출 동작의 차단이 수행될 수 있다.
상술한 선택적 기록부(230), 선택적 독출부(240), 영상 도시부(232), 판단부(234), 기록부(236), 대표값 독출부(242) 및 데이터 독출부(244)는 각각 물리적으로 분리된 것일 수도 있고, 및/또는 논리적으로 분리된 것일 수도 있다. 이들이 물리적으로 구분되어 구현된 경우, 이들 중 적어도 둘은 각각 상이한 적어도 하나의 반도체 칩을 이용하여 구현될 수도 있다. 실시예에 따라서, 이들은 하나의 반도체 칩(원 칩, One Chip)을 이용하여 구현될 수도 있다.
상술한 바와 같이 그래픽 처리부(220)가 블록 또는 라인 내에 포함된 적어도 하나의 화소가 미리 정의된 조건을 만족하는지 여부를 기반으로 메모리(300)에 데이터를 저장하고 대표 값을 결정하고, 결정된 대표 값에 의거하여 메모리(300)로부터 영상 데이터의 독출 여부를 결정할 수 있기 때문에, 그래픽 처리부(200)는 영상 데이터의 불필요한 기록 및/또는 독출을 생략할 수 있게 된다. 이에 따라 영상 처리 장치(100)의 자원을 절감할 수 있게 되고, 또한 데이터의 기록 및 독출이 보다 신속해질 수 있게 되므로, 영상 처리 장치(100)의 동작 속도가 증가하게 된다.
또한, 상술한 바와 같이 선택적 기록부(230)가 화소의 영상 데이터가 특정한 값에 해당하는지 여부를 기반으로 영상 데이터의 각 부분을 메모리(300)에 기록하거나 또는 기록하지 않도록 동작하는 경우, 소정 색상의 영상 데이터는 메모리(300)에 저장되지 않게 된다. 예를 들어, 특정한 값이 녹색 RGB 값 또는 청색 RGB 값으로 정의된 경우, 선택적 기록부(230)의 동작에 따라서 영상 내의 녹색 부분 또는 청색 부분은 메모리(300)에 저장되지 않게 된다. 이에 따라 선택적 독출부(240)는 녹색 부분 또는 청색 부분에 대한 데이터를 획득할 수 없게 된다.
이와 같은 동작은 크로마 키(chroma key)를 이용하여 영상을 합성하는 경우에 적용될 수 있다. 통상적으로 크로마 키(chroma key)를 이용하여 복수의 영상을 합성하는 경우, 합성을 위해 적어도 하나의 영상 내의 녹색 부분 또는 청색 부분의 제거를 필요로 한다. 그러나, 상술한 바와 같이 선택적 기록부(230) 및 선택적 독출부(240)가 동작하게 되면, 적어도 하나의 영상 내의 녹색 부분 또는 청색 부분의 제거 과정을 따로 수행할 필요가 없게 되어, 보다 신속한 영상 합성이 가능해진다.
이하 도 14 및 도 15를 참조하여 그래픽 처리부(220a)의 다른 실시예에 대해 설명한다.
도 14는 그래픽 처리부의 다른 실시예에 대한 블록도이고, 도 15는 제1 영상 및 제2 영상이 합성되는 일례를 도시한 도면이다.
이하 설명되는 다른 실시예에 따른 그래픽 처리부(220a)는, 상술한 그래픽 처리부(220)에 대체하거나 또는 상술한 그래픽 처리부(220)에 부가하여 영상 처리 장치(100)에 마련될 수 있다.
다른 실시예에 따른 그래픽 처리부(220a)는, 도 14에 도시된 바를 참조하면, 제2 영상 처리부(250), 선택적 기록부(260), 데이터 독출부(270) 및 합성부(280)를 포함할 수 있다. 제2 영상 처리부(250) 및 합성부(280)는 데이터의 송수신이 가능하도록 상호 전기적으로 연결될 수 있고, 또한 데이터 독출부(270) 및 합성부(280)도 데이터의 송수신이 가능하도록 상호 전기적으로 연결될 수 있다. 제2 영상 처리부(250), 선택적 기록부(260), 데이터 독출부(270) 및 합성부(280)는 논리적으로 구분되는 것일 수도 있고, 또는 물리적으로 구분되는 것일 수도 있다.
제2 영상 처리부(250)는, 제2 영상(12)을 수신하고, 제2 영상(12)에 필요한 처리를 수행한 후, 이에 따라 생성/획득된 제4 영상(12a)을 합성부(280)로 전달할 수 있다.
제2 영상(12)은, 제1 영상(11)과 합성될 제4 영상(12a)의 원 영상을 의미한다. 제2 영상(12)은 입력부(110), 통신부(112) 및 저장부(114) 중 적어도 하나로부터 그래픽 처리부(220a)로 전달된 것일 수 있다.
제2 영상(12)은, 예를 들어, 도 15에 도시된 바와 같이 통상적인 영상을 포함할 수 있다. 여기서, 통상적인 영상은 정지 영상 및 동영상을 이루는 적어도 하나의 프레임 영상 중 적어도 하나를 포함할 수도 있다. 이 경우, 제2 영상(12)은 화면 전체에 걸쳐 투명한 부분이 부재하거나 또는 거의 부재하지 않는 영상일 수 있다. 또한, 다른 예를 들어, 제2 영상(12)은 일부분이 투명한 영상일 수도 있다. 이 경우, 제1 영상(11)의 불투명한 부분에 대응되는 부분이 투명한 영상일 수도 있다.
만약 제2 영상(12)의 전부 또는 대부분이 불투명하다면, 제2 영상 처리부(250)는, 일 실시예에 있어서, 도 2에 도시된 바와 같이, 입력된 제2 영상(12)을 그리고 제2 영상(12)의 모든 블록들(미도시)을 메모리(300)에 기록하고, 동시에 또는 순차적으로 메모리(300)에 기록된 영상 데이터를 독출한 후 제4 영상(12a)를 획득하여 합성부(280)로 전달할 수 있다. 이 경우, 제4 영상(12a)은 제2 영상(12)과 동일하거나 또는 거의 동일할 수 있다.
만약 제2 영상(12)의 일 부분이 투명하다면, 제2 영상 처리부(250)는 상술한 선택적 기록부(230) 및 선택적 독출부(240)와 동일하거나 또는 일부 변형된 방법으로 제2 영상(12)을 메모리(300)에 저장하고 메모리(300)로부터 독출하도록 설계될 수도 있다. 다시 말해서, 제2 영상 처리부(250)는 제2 영상(12)에 정의 가능한 복수의 블록 중에서 미리 설정된 조건을 만족하지 않는 화소가 적어도 하나 존재하는 블록은 메모리(300)에 기록 및 저장하고, 미리 설정된 조건을 만족하는 화소(들)만으로 이루어진 블록은 메모리(300)에 기록 및 저장하지 않을 수도 있다. 또한, 제2 영상 처리부(250)는 메모리(300)에 저장된 영상 데이터 중에서 미리 설정된 조건을 만족하지 않는 화소가 적어도 하나 존재하는 블록에 포함되는 화소의 영상 데이터만을 읽어들이고, 읽어들인 영상 데이터를 합성부(280)로 전달할 수도 있다. 이와 같은 동작의 수행을 위해서, 제2 영상 처리부(250)는, 예를 들어, 상술한 바와 같은 대표값 테이블(290)을 더 생성할 수도 있다.
선택적 기록부(260)는, 상술한 도 3의 선택적 기록부(230)와 동일하게, 제1 영상(11)을 수신하고, 제1 영상(11)에 정의 가능한 복수의 블록 중에서 미리 설정된 조건을 만족하지 않는 화소가 적어도 하나 존재하는 블록에 대응하는 영상 데이터는 메모리(300)에 기록 및 저장하고, 미리 설정된 조건을 만족하는 화소만이 존재하는 블록에 대응하는 영상 데이터는 메모리(300)에 기록하지 않을 수 있다. 또한, 선택적 기록부(260)는 대표값 테이블(291)을 더 생성할 수도 있다.
선택적 독출부(270)는 메모리(300)에 기록된 영상 데이터를 읽어들이되, 미리 설정된 조건을 만족하지 않는 화소가 적어도 하나 존재하는 블록에 대응하는 영상 데이터만을 읽어들일 수 있다. 일 실시예에 의하면, 선택적 독출부(270)는 대표값 테이블(291)을 열람하고, 대표값 테이블(291)에 저장된 대표 값을 참조하여 메모리(300)의 일 부분으로부터는 데이터를 독출하고, 다른 부분으로부터 데이터를 독출하지 않을 수도 있다. 여기서 메모리(300)의 일 부분은 미리 설정된 조건을 만족하지 않는 화소가 적어도 하나 존재하는 블록에 대응하는 부분을 포함하고, 다른 부분은 미리 설정된 조건을 만족하는 화소만이 존재하는 블록에 대응하는 부분을 포함한다.
또한, 실시예에 따라서, 선택적 독출부(270)는 대표값 테이블(291)의 대표 값을 참조하여 독출된 데이터가 특정한 블록(일례로 불투명한 부분을 포함하는 블록)에 대응하는 부분이라고 판단하고, 데이터가 독출되지 않은 부분은 모두 특정한 블록 이외의 블록(일례로 투명한 부분만을 포함하는 블록)으로 판단할 수도 있다.
선택적 독출부(270)는, 독출한 영상 데이터에 대응하는 영상, 즉 제3 영상(11a)을 출력하고, 회로 또는 도선 등을 이용하여 제3 영상(11a)을 합성부(280)로 전달할 수 있다.
선택적 기록부(260) 및 선택적 독출부(270)에 대해선 이미 기술한 바 있으므로, 이하 구체적인 동작, 구조 및 동작에 대한 설명은 생략하도록 한다. 또한, 도 13에 도시된 구성 중 저장부(114)나, 저장부(114)에 저장된 대표값 테이블(291)이나, 메모리(300) 역시 이미 자세히 기술한 바 있으므로 이하 상세한 설명은 생략하도록 한다.
합성부(280)는, 데이터 독출부(270)에서 전달되는 제3 영상(11a)과, 제2 영상 처리부(250)에서 전달되는 제4 영상(12a)을 합성하여 합성 영상(21)을 생성한다. 제3 영상(11a) 및 제4 영상(12a) 각각은 제1 영상(11) 및 제2 영상(12)과 실질적으로 동일하므로, 제3 영상(11a) 및 제4 영상(12a)를 합성하는 것은 제1 영상(11) 및 제2 영상(12)을 합성하는 것에 대응한다.
예를 들어, 합성부(280)는 제3 영상(11a)과 제4 영상(12a)을 도 15에 도시된 바와 같이 중첩하여 합성할 수 있다. 이 경우, 합성부(280)는 제3 영상(11a)의 경계와 제4 영상(12a)의 경계가 온전히 또는 대략적으로 일치시켜 제3 영상(11a)과 제4 영상(12a)을 합성할 수도 있다. 합성부(280)는 제3 영상(11a)을 제4 영상(12a) 위에 중첩하여 합성 영상(21)을 생성할 수도 있고, 또는 반대로 제4 영상(12a)을 제3 영상(11a) 위에 중첩하여 합성 영상(21)을 생성할 수도 있다. 제3 영상(11a)을 제4 영상(12a) 위에 중첩하여 합성 영상(21)을 생성하는 경우, 제3 영상(11a)의 투명한 부분과 동일한 위치에 존재하는 제4 영상(12a)의 일 부분은 합성 영상(21) 내에서 표현되고 제3 영상(11a)의 불투명한 부분과 동일한 위치에 존재하는 제4 영상(12a)의 다른 부분은, 제3 영상(11a)의 불투명한 부분에 의해 차폐되어, 합성 영상(21) 내에서 표현되지 않도록 합성부(12)에 의해 합성될 수 있다. 이와 반대의 경우도 가능하다.
이외에도 합성부(280)는 설계자가 고려 가능한 다양한 방법 중 적어도 하나를 이용하여 제3 영상(11a)과 제4 영상(12a)을 합성할 수 있다. 예를 들어, 합성부(280)는 제3 영상(11a)과 제4 영상(12a)을 상호 좌우로 또는 상하로 병렬적으로 배열함으로써 제3 영상(11a)과 제4 영상(12a)을 합성하는 것도 가능하다.
또한, 합성부(280)는 필요에 따라서 제3 영상(11a) 및 제4 영상(12a) 중 적어도 하나의 해상도 및/또는 크기를 선행하여 변경한 후, 변경되거나 또는 변경되지 않은 제3 영상(11a) 및 변경되거나 또는 변경되지 않은 제4 영상(12a)을 합성할 수도 있다.
합성부(280)에 의해 합성된 영상(21)은, 주 처리부(210) 및 그래픽 처리부(220a) 중 적어도 하나의 제어에 따라 디스플레이부(120)에 표시된다.
상술한 제2 영상 처리부(250), 선택적 기록부(260), 데이터 독출부(270) 및 합성부(280) 각각의 동작은, 실시예에 따라서, 동시에 및/또는 순차적으로 수행될 수 있다. 예를 들어, 제2 영상 처리부(250)의 동작과 선택적 기록부(260) 및 데이터 독출부(270)의 동작은 동시에 수행될 수 있고, 합성부(280)의 동작은 이들(250, 260, 270)의 동작 수행 결과에 따른 영상 데이터(11a, 12a)가 전달될 때마다 수행될 수 있다. 또한, 제2 영상 처리부(250), 선택적 기록부(260), 데이터 독출부(270) 및 합성부(280)의 동작은 실시간으로 수행될 수도 있다.
이와 같이 그래픽 처리부(220a)가 불필요한 기록 및/또는 독출을 생략하여 동작하므로, 복수 영상(11, 11a, 12, 12a)을 이용한 합성 영상(21)의 생성이 신속해지며, 이에 따라 영상 처리 장치(100)의 자원 절감 및 동작 속도의 개선 효과를 얻을 수 있게 된다.
이하 도 16 내지 도 18을 참조하여 디스플레이 장치 제어 방법의 여러 실시예에 대해서 설명한다
도 16은 디스플레이 장치의 제어 방법의 일 실시예를 도시한 제1 도면이다. 도 16은 메모리에의 영상 데이터의 기록 동작이 수행되거나 및/또는 영상 데이터의 기록 동작이 차단되는 과정의 일 실시예를 도시한 흐름도이다.
도 16에 도시된 바를 참조하면, 먼저 디스플레이 장치가 구동되면, 사용자의 조작이나 미리 정의된 설정에 따라서 프로세서는 적어도 하나의 영상에 대한 데이터를 획득한다(500). 여기서, 프로세서는 주 처리부 및 그래픽 처리부 중 적어도 하나를 포함할 수 있다.
프로세서는 영상에 대한 데이터를 도시하고(501), 영상을 이루는 화소의 일부 또는 전부를 포함하는 N개의 블록(N은 1보다 큰 자연수) 중에서 제1 블록을 결정하고 제1 블록에 포함되는 각 화소가 미리 정의된 조건을 만족하는지 여부를 판단할 수 있다. 예를 들어, 제1 블록에 포함되는 각 화소의 투명도를 판단할 수 있다(510).
만약 제1 블록에 포함되는 모든 화소가 미리 정의된 조건을 만족한다고 판단되면(예를 들어 모든 화소의 투명도가 높다고 판단되면, 511의 예), 제1 블록의 각 화소의 영상 데이터가 메모리에 기록되는 것이 차단된다(512). 여기서, 모든 화소의 투명도가 높다는 것은, 예를 들어, 모든 화소 각각의 알파 값이 0이거나 또는 미리 정의된 값보다 작은 것을 포함할 수 있다. 아울러, 영상 데이터의 기록의 차단과 더불어 제1 블록의 대표 값은 제1 대표 값으로 정의될 수 있다. 제1 대표 값은, 예를 들어, 대표 값 테이블에 삽입되어 기록될 수 있다. 또한, 메모리는 프레임 버퍼를 포함할 수 있다.
만약 제1 블록에 포함되는 모든 화소 중 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않는다고 판단되면(예를 들어 적어도 하나의 화소의 투명도가 낮다고 판단되면, 511의 아니오), 제1 블록의 각 화소의 영상 데이터는 메모리에 기록 및 저장된다(513). 여기서, 적어도 하나의 화소의 투명도가 낮다는 것은, 예를 들어, 적어도 하나의 화소의 알파 값이 0이 아니거나 또는 미리 정의된 값보다 큰 것을 포함할 수 있다. 이와 더불어 제1 블록의 대표 값은, 제1 대표 값과 차별되는 제2 대표 값으로 정의될 수 있다. 제2 대표 값도, 제1 대표 값과 동일하게, 대표 값 테이블에 삽입되어 기록될 수 있다.
만약 모든 블록, 일례로 N개의 블록에 대해서 기록 또는 기록의 차단 동작이 수행되지 않은 경우라면(514의 아니오), 다음 블록, 일례로 제2 블록에 포함되는 각 화소가 미리 정의된 조건을 만족하는지 여부가 판단된다(515, 510). 순차적으로 제2 블록 내의 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않는지 또는 모든 화소가 미리 정의된 조건을 만족하지 여부(511)에 따라서 제2 블록의 각 화소의 영상 데이터는 메모리에 저장되거나 또는 저장되지 않는다(512, 513). 아울러 제2 블록에 대응하는 대표 값 역시 정의될 수 있다(512, 513).
상술한 동작은 모든 N개의 블록에 대해 수행될 때까지 반복될 수 있다(514). 모든 블록에 대해 데이터의 기록 및/또는 기록의 차단이 수행되면, 상술한 동작을 종료될 수 있다(520).
도 17은 디스플레이 장치의 제어 방법의 일 실시예를 도시한 제2 도면이다. 도 17은 메모리에 기록된 영상 데이터의 독출 동작이 수행되거나 및/또는 독출 동작이 차단되는 과정의 일 실시예를 도시한 것이다.
도 17을 참조하면, 먼저 사용자의 명령이나 미리 정의된 설정에 따라서 프로세서에 의해 메모리로부터 영상 데이터의 독출이 개시된다(520). 여기서 프로세서는 상술한 바와 같이 주 처리부 및 그래픽 처리부 중 적어도 하나를 포함할 수 있다.
실시예에 따라서, 영상 데이터의 독출은 도 16의 모든 블록(N개의 블록)에 대한 처리가 종료된 이후(520)에 개시될 수도 있고, 또는 어느 하나의 블록, 일례의 제1 블록에 대한 처리가 종료된 이후(514) 바로 개시될 수도 있다. 또한, 영상 데이터의 독출은 복수의 블록, 일례로 제1 블록 내지 제3 블록에 대한 처리가 종료된 이후에 개시되는 것도 가능하다.
독출이 개시되면, 프로세서에 의해 제1 블록에 대한 대표 값이 확인된다(521, 530). 제1 블록에 대한 대표 값의 확인은, 대표 값 테이블의 열람 등을 통하여 수행될 수 있다.
만약 대표 값이 제1 대표 값, 일례로 0이라면(531의 예), 제1 블록에 대응하는 영상 데이터는 독출되지 않는다(532). 예를 들어, 프로세서가 제1 블록에 대응하는 메모리 상의 기록 구역을 특별한 동작 없이 통과하거나, 또는 상술한 기록 구역에 대한 프로세서에 의한 영상 데이터의 독출 동작이 차단될 수 있다. 또는, 프로세서는 메모리에 대한 접근 동작을 수행하지 않을 수도 있다.
반대로 만약 대표 값이 제2 대표 값, 일례로 1이라면(531의 아니오, 533의 예), 프로세서는 메모리로부터 제1 블록에 대응하는 영상 데이터를 독출할 수 있다(534).
실시예에 따라서, 만약 대표 값이 제1 대표 값 및 제2 대표 값 중 어느 것도 아닌 경우에는(533의 아니오), 프로세서는 이를 에러로 처리하고 필요에 따라 디스플레이부 등을 통해 표시하도록 할 수도 있다(535)
만약 모든 블록, 일례로 N개의 블록에 대해서 영상 데이터의 독출 동작 또는 영상 데이터 독출 동작의 차단이 수행되지 않은 경우라면(536의 아니오), 다음 블록, 일례로 제2 블록에 포함되는 대표 값이 확인되고(530), 대표 값에 따라서 제2 블록에 대응하는 영상 데이터가 독출되거나 또는 독출되지 않는다(531 내지 534).
상술한 동작은 모든 N개의 블록에 대해 수행될 때까지 반복될 수 있다(536). 모든 블록에 대해 데이터의 독출 및/또는 독출의 차단 과정이 처리되면, 상술한 독출 동작은 종료된다(540). 상술한 동작의 반복 과정 중에 및/또는 독출 동작의 종료와 동시에 또는 이후에 디스플레이부는 독출된 영상 데이터에 대응하는 영상을 화면 상에 표시할 수 있다.
도 18은 디스플레이 장치의 제어 방법의 다른 실시예를 도시한 도면이다.
도 18에 도시된 바를 참조하면, 프로세서는 복수의 영상, 일례로 제1 영상 및 제2 영상을 입력부, 통신부 및/또는 저장부로부터 획득할 수 있다(550). 실시예에 따라서 복수의 영상은 셋 이상의 영상을 포함하는 것도 가능하다.
복수의 영상이 획득되면, 프로세서는, 도 16에 도시된 바와 같이, 복수의 영상 중 제1 영상에 설정된 각 블록마다 각 블록의 화소가 기 설정된 조건을 만족하는지 여부를 결정하고, 결정된 바를 기반으로 적어도 하나의 블록에 대응하는 영상 데이터를 메모리에 기록하여 저장하거나 또는 다른 블록에 대응하는 영상 데이터를 메모리에 기록하지 않는다(552). 이와 더불어 각 블록의 대표 값이 결정된다.
제1 영상에 관한 영상 데이터가 메모리에 기록되는 도중에 또는 메모리에 대한 기록의 종료 이후에 메모리에 기록된 제1 영상에 대응하는 영상 데이터가, 도 17에 도시된 바와 같이, 독출될 수 있다(554). 영상 데이터의 독출은 각 블록의 대표 값을 기반으로 수행될 수 있다. 예를 들어, 각 블록의 대표 값에 따라서 특정한 블록의 영상 데이터가 독출 및 획득될 수 있다.
일 실시예에 의하면, 제2 영상은 상술한 처리 과정(552, 554) 없이 메모리에 기록 및 독출될 수도 있다. 또한, 다른 실시예에 의하면, 제2 영상에 대해서도, 제1 영상과 동일하게 도 16 및 도 17에 도시된 바와 같인 영상 데이터의 기록 및/또는 기록의 차단과 영상 데이터의 독출 및/또는 독출의 차단이 수행되는 것도 가능하다.
메모리로부터 적어도 하나의 블록에 대응하는 영상 데이터의 독출 과정 및/또는 독출의 차단 과정이 수행되고 있거나 또는 수행이 종료된 이후에, 제1 영상 및 제2 영상은 합성되고, 이에 따라 합성 영상이 획득될 수 있다(556). 이 경우, 제1 영상 및 제2 영상은 중첩되어 합성될 수 있다. 만약 제1 영상 및 제2 영상 중 어느 하나가 투명한 부분을 가진다면, 어느 하나의 투명한 부분에 대응하는 다른 영상의 일 부분은 화면 상에 표시되게 된다.
획득된 합성 영상은 디스플레이부에 의해 외부로 표시될 수 있다(558).
상술한 실시예에 따른 영상 처리 장치의 제어 방법은, 다양한 컴퓨터 장치에 의해 구동될 수 있는 프로그램의 형태로 구현될 수 있다. 여기서 프로그램은, 프로그램 명령, 데이터 파일 및 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 프로그램은 기계어 코드나 고급 언어 코드를 이용하여 설계 및 제작된 것일 수 있다. 프로그램은 상술한 차량 충전 방법을 구현하기 위하여 특별히 설계된 것일 수도 있고, 컴퓨터 소프트웨어 분야에서 통상의 기술자에게 기 공지되어 사용 가능한 각종 함수나 정의를 이용하여 구현된 것일 수도 있다.
영상 처리 장치의 제어 방법을 구현하기 위한 프로그램은, 컴퓨터에 의해 판독 가능한 기록 매체에 기록될 수 있다. 컴퓨터에 의해 판독 가능한 기록 매체는, 예를 들어, 하드 디스크나 플로피 디스크와 같은 자기 디스크 저장 매체, 자기 테이프, 컴팩트 디스크(CD)나 디브이디(DVD)와 같은 광 기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 기록 매체(magneto-optical media) 및 롬(ROM), 램(RAM) 또는 플래시 메모리 등과 같은 반도체 저장 장치 등 컴퓨터 등의 호출에 따라 실행되는 특정 프로그램을 저장 가능한 다양한 종류의 하드웨어 장치를 포함할 수 있다.
이상 영상 처리 장치 및 영상 처리 장치의 제어 방법의 여러 실시예에 대해 설명하였으나, 영상 처리 장치 및 영상 처리 장치의 제어 방법은 오직 상술한 실시예만에 한정되는 것은 아니다. 해당 기술 분야에서 통상의 지식을 가진 자가 상술한 실시예를 기초로 수정 및 변형하여 구현 가능한 다양한 실시예 역시 상술한 영상 처리 장치 및 영상 처리 장치의 제어 방법의 일 실시예가 될 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성 요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나 다른 구성 요소 또는 균등물에 의하여 대치되거나 또는 치환되더라도 상술한 영상 처리 장치 및 영상 처리 장치의 제어 방법의 일 실시예에 해당할 수 있다.
100: 영상 처리 110: 입력부
112: 통신부 114: 저장부
116: ROM/RAM 120: 디스플레이부
122: 음향 출력부 200: 프로세서
210: 주 처리부 220: 그래픽 처리부
230: 선택적 기록부 232: 영상 도시부
234: 판단부 236: 기록부
240: 선택적 독출부 242: 대표값 독출부
244: 데이터 독출부 250: 제2 영상 처리부
290: 대표값 테이블 300: 메모리

Claims (24)

  1. 메모리부; 및
    제1 영상 프레임에 설정된 구역의 화소 중 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않으면 상기 구역의 모든 화소의 영상 데이터를 상기 구역에 대응하는 상기 메모리부의 영역에 저장하고, 상기 구역의 모든 화소가 미리 정의된 조건을 만족하면 상기 구역의 각각의 화소의 영상 데이터를 상기 구역에 대응하는 상기 메모리부의 영역에 저장하지 않는 프로세서;를 포함하고,
    상기 프로세서는, 상기 구역 내의 모든 화소가 미리 정의된 조건을 만족하면, 상기 구역의 대표 값을 제1 대표 값으로 정의하고, 상기 구역의 화소 중에서 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않으면, 상기 구역의 대표 값을 상기 제1 대표 값과 상이한 제2 대표 값으로 정의하는 영상 처리 장치.
  2. 제1항에 있어서,
    상기 미리 정의된 조건은, 상기 화소가 투명한지 여부, 상기 화소의 투명도가 미리 정의된 기준 값보다 작은지 여부 및 상기 화소의 영상 데이터가 특정 값에 해당하는지 여부 중 적어도 하나를 포함하는 영상 처리 장치.
  3. 제1항에 있어서,
    상기 제1 영상 프레임에 설정된 구역은, 적어도 하나의 블록 및 적어도 하나의 라인 중 적어도 하나를 포함하는 영상 처리 장치.
  4. 제3항에 있어서,
    상기 적어도 하나의 블록은, 상기 제1 영상 프레임을 적어도 일 회 분할하여 획득되되, 상기 적어도 하나의 블록 각각은 상호 중첩되지 않거나 또는 일부가 중첩되어 획득되는 영상 처리 장치.
  5. 삭제
  6. 제1항에 있어서,
    상기 프로세서는, 상기 메모리부로부터 영상 데이터를 독출하되, 상기 구역의 대표 값이 상기 제1 대표 값이면 상기 구역에 대응하는 상기 메모리부의 영역으로부터의 영상 데이터를 독출하지 않는 영상 처리 장치.
  7. 제1항에 있어서,
    상기 프로세서는, 상기 메모리부로부터 영상 데이터를 독출하되, 상기 구역의 대표 값이 상기 제2 대표 값이면, 상기 구역에 대응하는 상기 메모리부의 영역으로부터 영상 데이터를 독출하는 영상 처리 장치
  8. 제7항에 있어서,
    상기 메모리부와 전기적으로 연결된 디스플레이부;를 더 포함하는 영상 처리 장치.
  9. 제8항에 있어서,
    상기 디스플레이부는, 대표 값이 상기 제2 대표 값인 구역에 대응하는 상기 메모리부의 영역으로부터 독출된 영상 데이터를 표시하는 영상 처리 장치.
  10. 제8항에 있어서,
    상기 프로세서는, 대표 값이 제2 대표 값인 구역에 대응하는 상기 메모리부의 영역으로부터 독출된 영상 데이터를 제2 영상 프레임에 합성하여 합성 영상을 획득하고,
    상기 디스플레이부는, 상기 합성 영상을 표시하는 영상 처리 장치.
  11. 제10항에 있어서,
    상기 프로세서는, 상기 구역에 대응하는 영역으로부터 독출된 영상 데이터를 상기 제2 영상 프레임에 중첩시켜 상기 합성 영상을 획득하는 영상 처리 장치.
  12. 제1항에 있어서,
    상기 제1 대표 값 및 상기 제2 대표 값 중 적어도 하나를 저장하는 저장부;를 더 포함하는 영상 처리 장치.
  13. 설정된 구역의 화소 중에서 적어도 하나의 화소가 미리 정의된 조건을 만족하는지 여부를 결정하되, 상기 구역은 제1 영상 프레임에 설정되는 단계;
    만약 상기 구역의 화소 중에서 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않으면 상기 구역의 모든 화소에 대응하는 영상 데이터를 상기 구역에 대응하는 메모리부의 영역에 저장하는 단계; 및
    만약 상기 구역의 모든 화소가 미리 정의된 조건을 만족하면, 상기 구역의 각각의 화소에 대응하는 영상 데이터를 상기 구역에 대응하는 상기 메모리부의 영역에 저장하지 않는 단계;를 포함하고,
    상기 구역 내의 모든 모든 화소가 미리 정의된 조건을 만족하면, 상기 구역의 대표 값을 제1 대표 값으로 정의하는 단계; 및
    상기 구역의 화소 중에서 적어도 하나의 화소가 미리 정의된 조건을 만족하지 않으면, 상기 구역의 대표 값을 상기 제1 대표 값과 상이한 제2 대표 값으로 정의하는 단계; 중 적어도 하나를 더 포함하는 영상 처리 장치의 제어 방법.
  14. 제13항에 있어서,
    상기 미리 정의된 조건은, 상기 화소가 투명한지 여부, 상기 화소의 투명도가 미리 정의된 기준 값보다 작은지 여부 및 상기 화소의 영상 데이터가 특정 값에 해당하는지 여부 중 적어도 하나를 포함하는 영상 처리 장치의 제어 방법.
  15. 제13항에 있어서,
    상기 제1 영상 프레임에 설정된 구역은, 적어도 하나의 블록 및 적어도 하나의 라인 중 적어도 하나를 포함하는 영상 처리 장치의 제어 방법.
  16. 제15항에 있어서,
    상기 적어도 하나의 블록은, 상기 제1 영상 프레임을 적어도 일 회 분할하여 획득되되, 상기 적어도 하나의 블록 각각은 상호 중첩되지 않거나 또는 일부가 중첩되어 획득되는 영상 처리 장치의 제어 방법.
  17. 제15항에 있어서,
    상기 적어도 하나의 블록은, 원형, 마름모, 삼각형, 정사각형, 직사각형, 사다리꼴 또는 5 이상의 다각형의 형상을 갖는 영상 처리 장치의 제어 방법.
  18. 삭제
  19. 제13항에 있어서,
    상기 메모리부로부터 영상 데이터를 독출하되, 상기 구역의 대표 값이 상기 제1 대표 값이면 상기 구역에 대응하는 상기 메모리부의 영역으로부터 영상 데이터를 독출하지 않는 단계;를 더 포함하는 영상 처리 장치의 제어 방법.
  20. 제13항에 있어서,
    상기 메모리부로부터 영상 데이터를 독출하되, 상기 구역의 대표 값이 상기 제2 대표 값이면, 상기 구역에 대응하는 상기 메모리부의 영역으로부터 영상 데이터를 독출하는 단계;를 더 포함하는 영상 처리 장치의 제어 방법
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020170085560A 2017-07-05 2017-07-05 영상 처리 장치 및 상기 영상 처리 장치의 제어 방법 KR102442625B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170085560A KR102442625B1 (ko) 2017-07-05 2017-07-05 영상 처리 장치 및 상기 영상 처리 장치의 제어 방법
US16/026,903 US10896661B2 (en) 2017-07-05 2018-07-03 Image processing apparatus and method for controlling the same
DE102018116270.7A DE102018116270A1 (de) 2017-07-05 2018-07-05 Bildverarbeitungsvorrichtung und Verfahren zum Steuern derselben
CN201810729837.8A CN109214977B (zh) 2017-07-05 2018-07-05 图像处理装置及其控制方法
SG10201805814UA SG10201805814UA (en) 2017-07-05 2018-07-05 Image processing apparatus and method of controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170085560A KR102442625B1 (ko) 2017-07-05 2017-07-05 영상 처리 장치 및 상기 영상 처리 장치의 제어 방법

Publications (2)

Publication Number Publication Date
KR20190005035A KR20190005035A (ko) 2019-01-15
KR102442625B1 true KR102442625B1 (ko) 2022-09-13

Family

ID=64666434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170085560A KR102442625B1 (ko) 2017-07-05 2017-07-05 영상 처리 장치 및 상기 영상 처리 장치의 제어 방법

Country Status (5)

Country Link
US (1) US10896661B2 (ko)
KR (1) KR102442625B1 (ko)
CN (1) CN109214977B (ko)
DE (1) DE102018116270A1 (ko)
SG (1) SG10201805814UA (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7427381B2 (ja) * 2019-07-22 2024-02-05 キヤノン株式会社 情報処理装置、システム、情報処理方法及びプログラム
CN115497432A (zh) * 2022-09-23 2022-12-20 珠海格力电器股份有限公司 数据处理方法、装置、电子设备、显示设备及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170004808A1 (en) * 2015-07-02 2017-01-05 Nvidia Corporation Method and system for capturing a frame buffer of a virtual machine in a gpu pass-through environment

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528636A (en) * 1981-10-19 1985-07-09 Intermark Industries, Inc. Display memory with write inhibit signal for transparent foreground pixel codes
US5959637A (en) 1995-06-23 1999-09-28 Cirrus Logic, Inc. Method and apparatus for executing a raster operation in a graphics controller circuit
US6084600A (en) 1996-03-15 2000-07-04 Micron Technology, Inc. Method and apparatus for high-speed block transfer of compressed and word-aligned bitmaps
US6573905B1 (en) 1999-11-09 2003-06-03 Broadcom Corporation Video and graphics system with parallel processing of graphics windows
JP2001195230A (ja) * 2000-01-14 2001-07-19 Mitsubishi Electric Corp 描画処理システム、及び描画演算を行う半導体集積回路
JP3889392B2 (ja) 2003-11-18 2007-03-07 株式会社スクウェア・エニックス 画像描画装置及び方法、プログラム並びに記録媒体
EP1566773B1 (en) 2004-02-18 2007-12-19 Harman Becker Automotive Systems GmbH Alpha blending based on a look-up table
JP4219887B2 (ja) * 2004-12-28 2009-02-04 富士通マイクロエレクトロニクス株式会社 画像処理装置及び画像処理方法
KR100706442B1 (ko) 2005-03-08 2007-04-10 주식회사 팬택앤큐리텔 투명색 처리속도를 향상시키기 위한 파일처리 시스템 및 투명색 처리속도를 향상시키기 위한 화면처리 시스템
KR101169994B1 (ko) 2005-04-07 2012-08-01 삼성전자주식회사 알파 평면을 이용한 영상 데이터 처리 장치 및 방법
US7737985B2 (en) * 2006-11-09 2010-06-15 Qualcomm Incorporated Pixel cache for 3D graphics circuitry
US7973803B1 (en) * 2007-05-17 2011-07-05 Adobe Systems Incorporated Simultaneous occluding transparency graphics processing
CN102215428B (zh) 2011-06-23 2012-12-26 深圳市茁壮网络股份有限公司 一种图片的处理方法及机顶盒
JP5851170B2 (ja) * 2011-09-22 2016-02-03 株式会社ソニー・コンピュータエンタテインメント 画像処理装置および画像処理方法
JP6338357B2 (ja) 2013-11-18 2018-06-06 キヤノン株式会社 画像処理装置、画像処理方法、及びプログラム
KR102164543B1 (ko) 2014-10-16 2020-10-12 삼성전자 주식회사 디스플레이 장치 및 디스플레이 방법
GR20140100528A (el) 2014-10-20 2016-06-01 Arm Limited Ενας βασισμενος σε πλακιδια επεξεργαστης γραφικων και μια μεθοδος επεξεργασιας γραφικων σε ενα βασισμενο σε πλακιδια επεξεργαστη
WO2017107183A1 (en) 2015-12-25 2017-06-29 Intel Corporation Alpha blending and display update bandwidth saving during render and display operations

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170004808A1 (en) * 2015-07-02 2017-01-05 Nvidia Corporation Method and system for capturing a frame buffer of a virtual machine in a gpu pass-through environment

Also Published As

Publication number Publication date
CN109214977B (zh) 2023-11-14
US10896661B2 (en) 2021-01-19
CN109214977A (zh) 2019-01-15
DE102018116270A1 (de) 2019-01-10
KR20190005035A (ko) 2019-01-15
SG10201805814UA (en) 2019-02-27
US20190012990A1 (en) 2019-01-10

Similar Documents

Publication Publication Date Title
KR101713177B1 (ko) 가상 디스플레이들에 대한 시스템 및 방법
CN110928695B (zh) 一种关于显存的管理方法、装置及计算机存储介质
WO2021204296A1 (zh) 三维模型远程展示方法、第一终端、电子设备及存储介质
US8773468B1 (en) System and method for intuitive manipulation of the layering order of graphics objects
KR20130079508A (ko) 디스플레이 상에서의 픽셀 렌더링
CN110070496B (zh) 图像特效的生成方法、装置和硬件装置
WO2021139382A1 (zh) 人脸图像的处理方法、装置、可读介质和电子设备
CN106339061A (zh) 一种移动终端及其运行应用程序的方法
CN105094289A (zh) 一种实现图形用户交互界面的方法、设备及系统
WO2021128929A1 (zh) 一种全景应用中图像渲染的方法及终端设备
KR102442625B1 (ko) 영상 처리 장치 및 상기 영상 처리 장치의 제어 방법
KR20200089951A (ko) 전자 장치 및 그 제어 방법
WO2016017635A1 (ja) 表示制御装置、表示装置及び表示システム
JP5306494B2 (ja) 電子機器及び表示制御方法
CN112802170A (zh) 光照图像生成方法、装置、设备和介质
TWI698834B (zh) 用於圖形處理之方法及裝置
TW201915710A (zh) 基於安卓平臺的顯示裝置及其圖像顯示方法
CN108509112B (zh) 菜单的显示方法及装置、显示设备及存储介质
US20120229511A1 (en) Electronic apparatus and method of displaying object
CN104717397A (zh) 一种图像数据处理方法及电子设备
US10699384B2 (en) Image processing apparatus and control method thereof
US11373340B2 (en) Display apparatus and controlling method thereof
US9317891B2 (en) Systems and methods for hardware-accelerated key color extraction
US20190005918A1 (en) Electronic device and method for controlling display
TW201409350A (zh) 影像外接裝置的處理方法以及影像外接裝置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant