JP2002014649A

JP2002014649A - 画像表示装置

Info

Publication number: JP2002014649A
Application number: JP2000195218A
Authority: JP
Inventors: Akio Niwa; 彰夫丹羽; Kumeji Yamamoto; 久米次山本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-06-28
Filing date: 2000-06-28
Publication date: 2002-01-18

Abstract

(57)【要約】【課題】複数のブロックで並行して表示制御を行いな
がら画像を表示する画像表示装置において、使用するフ
レームメモリの数を従来より削減することを可能とし、
安価な画像表示装置を提供する。【解決手段】書き込み部２０においては、バス幅変換器
２１の第１出力端子２１ａ（１６bit）は、フレームメ
モリ１０の第１入力端子群１１ａ（下位１６bit）と第
２入力端子群１１ｂ（上位１６bit）との両方に、並列
的に接続されている。それと共に、ブロック切替部２２
は、ＤＭ信号とアドレスカウンタ２３の調整をすること
によって、第１ブロックに表示すべき画像データを第１
部分バス（下位１６bit）に、第２ブロックに表示すべ
き画像データを第２部分バス（上位１６bit）に振り分
ける処理、並びに、同時に書き込みを行うラインデータ
が、同一アドレス番号のライン領域に格納されるように
処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画面が２個以上に
分割された各ブロックにおいて並行して画像表示行いな
がらフィールド内時分割階調表示方式で画像を表示する
平面型画像表示装置に好適した画像データ配列変更技術
に関する。

【０００２】

【従来の技術】最近、ディスプレイデバイスとして、交
流面放電型のプラズマディスプレイパネル（以下ＰＤＰ
と記載する）をはじめとする平面型の画像表示装置が脚
光を浴びている。この平面型画像表示装置は、フィール
ド内時分割階調表示方式を用いて、受信される画像デー
タを、複数の書き込みラインが平行に配された画面にお
いて書き込みを行うことによって画像表示するようにな
っているものが一般的である。

【０００３】ところで、画像表示装置には、画面が複数
（Ｎ個）に分割され、各ブロックにおいて並行して書き
込みがなされるようになっているものもあり、２分割さ
れたブロックにおいて並行して書き込みを行うものはダ
ブルスキャン方式（デュアルスキャン方式）といわれて
いる。この方式の画像表示装置によれば、各ブロックに
おいて書き込みを行うラインの数は画面全体の１／Ｎと
なるので、画像の書き込みを行うためのアドレス期間の
長さも略１／Ｎとすることができる。

【０００４】そしてＰＤＰの場合、１フィールド内にお
けるアドレス期間を短縮することよって、放電維持期間
の占める時間の割合を増やすことができるので、それだ
けパネル輝度を向上させることが可能となる。

【０００５】

【発明が解決しようとする課題】一方、受信される画像
データは、通常走査ラインごとに送られてくるが、先ず
画面の第１ブロックに表示する画像データが、続いて第
２ブロックに表示すべき画像データがというように時系
列に並んでいるので、フィールド内時分割階調表示方式
の画像表示装置においては、画面全体の各ブロックにお
いて並行して表示制御を行うために、時系列に送られて
くるブロックごとの画像データを、各ブロックの表示ド
ライバーに並列的に送るための配列変換処理を行う必要
がある。

【０００６】そのため、このタイプの従来の画像表示装
置においては、図７に例示されるように、各ブロックに
それぞれフレームメモリ１１１，１１２を割り当てて用
い、ブロック切替部１２２の切替信号によって切り替え
ることにより該当するフレームメモリ１１１，１１２に
振り分けて書き込み、読み出すときにはすべてのフレー
ムメモリ１１１，１１２から並列的に読み出して各表示
ドライバに送るようにしている。

【０００７】ところで、画像表示装置において、一般的
に低コスト化を図るため、装置に使用するフレームメモ
リの数はできるだけ少なく抑えることが好ましい。ま
た、上記のようにＮ個に分割した各ブロックにフレーム
メモリを割り当てると、各フレームメモリの容量は、画
面全体の画像データを格納するのに必要な容量の１／Ｎ
あればよいけれども、実際に使用するフレームメモリデ
バイスの容量が必要な容量と比べてかなり大きい場合に
も、画面分割数に相当する個数だけフレームメモリデバ
イスを用いざるを得ず、メモリ容量も過剰となってしま
う。

【０００８】本発明は、このような課題に鑑み、複数の
ブロックで並行して表示制御を行いながら画像を表示す
る画像表示装置において、使用するフレームメモリの数
を従来より削減することを可能とし、安価な画像表示装
置を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、第１ブロック及び第２ブロックからなる
画面を有し、第１ブロックと第２ブロックに対して並行
して表示制御を行いながら、外部から入力される画像デ
ータを画面上に表示する画像表示装置において、データ
バスの第１部分バスに対応する第１記憶領域と、第２部
分バスに対応する第２記憶領域とを有し、第１、第２記
憶領域は独立又は同時にアクセスされるフレームメモリ
と、第１ブロックに対応する分割画像データを前記第１
部分バスを介してフレームメモリ中の第１記憶領域に、
第２ブロックに対応する分割画像データを前記第２部分
バスを介して第２記憶領域に書き込む書き込み手段と、
第１記憶領域に書き込まれた画像データと第２記憶領域
に書き込まれた画像データとを同時に読み出す読み出し
手段とを設けることとした。

【００１０】このような本発明の画像表示装置によれ
ば、第１ブロックに対応する画像データは第１記憶領域
に、第２ブロックに対応する画像データは第２記憶領域
に、振り分けて書き込まれる。また、第１記憶領域はデ
ータバスの第１部分バスに対応し、第２記憶領域はデー
タバスの第２部分バスに対応しており、これを読み出す
ときには、第１記憶領域と第２記憶領域とを同時に読み
出すので、第１ブロックに対応する画像データと第２ブ
ロックに対応する画像データを並列的に読み出すことが
できる。

【００１１】従って、従来のように各ブロックごとにフ
レームメモリを割り当てて用いることなく１つのフレー
ムメモリを用いただけで、従来と同様の処理を行うこと
が可能となる。また、書き込み時において、各ブロック
の同一位置に相当するラインデータを同一アドレスの記
憶領域に書き込むよう制御すれば、各ブロックの同一位
置に相当するラインデータを同時に読み出すことも容易
に行うことができる。

【００１２】なお、ここでいう「アドレス」は、ライン
データを１つまたは数個格納する領域を指すアドレスで
あって、当該アドレスの中には、更に細かい領域（例え
ば画素単位の画像データを格納する領域）を指すアドレ
スが存在することもある。また更に、第１部分バス及び
第２部分バスのバス幅に合わせて、外部から入力される
画像データのバス幅を縮少変換するバス幅縮少変換手段
を書き込み手段より前段に設ければ、外部から入力され
る画像データのバス幅が、第１部分バス及び第２部分バ
スのバス幅よりも大きい場合であっても、バス幅を縮称
少変換した後に書き込むが可能となる。

【００１３】この場合、読み出し手段と後続処理回路と
の間に、バス幅を元に戻すバス幅拡大変換手段を設ける
ことによって、後続処理回路には、外部から入力される
画像データのバス幅と同じバス幅で入力されることにな
る。

【００１４】

【発明の実施の形態】本実施の形態では、平面型画像表
示装置の一例であるＰＤＰの画面を、フィールド内時分
割階調表示方式を用いて、画面を２分割した２つのブロ
ックに並行して書き込みを行う方式（いわゆるデュアル
スキャン方式）で画像表示する場合について説明する。

【００１５】図１は、ＰＤＰの画面が２つのブロックに
分割されている様子を示している。本図に示すように、
画面上部を第１ブロック、画面下部を第２ブロックとす
る。また、各ブロックに属するライン電極を、画面上部
から順番にＬ（ｂ、１）、Ｌ（ｂ、２）とし（ｂはブロ
ックの番号）、第１ブロックには、ｍ本のライン電極Ｌ
（１、１），Ｌ（１、２），…，Ｌ（１、ｍ）が属し、
第２ブロックには、ｎ本のライン電極Ｌ（２、１），Ｌ
（２、２），…，Ｌ（２、ｎ）が属するものとする。な
お一般的に、第１ブロックと第２ブロックの面積は同等
で、ｍとｎとはほぼ同じ値である。

【００１６】ここで、フィールド内時分割階調表示方式
とデュアルスキャン方式の特徴について、図２を参照し
ながら説明する。図２（ａ）はシングルスキャン方式、
図２（ｂ）はデュアルスキャン方式の場合について示し
ている。フィールド内時分割階調表示方式においては、
１フィールドは、複数個のサブフィールドで構成されて
いる。

【００１７】フィールド内時分割階調表示方式で画像表
示するＰＤＰでは、各サブフィールドにおいて、アドレ
ス期間には画像データを画面のライン電極ごとに順次書
き込んで１画面分の書き込みを行い、放電維持期間には
画面全体のセルに放電維持電圧を一括して印加するが、
この時書き込みがなされたセルが選択的に発光されるこ
とによって画像が表示される。

【００１８】各サブフィールドの放電維持期間の比は所
定の比率に設定されており、この点灯・非点灯の組み合
わせによって階調を表現できるようになっている。例え
ば図２のように比率が１，２，４，８，１６，３２，６
４になっていれば１２８階調を表示することが可能であ
る。図２（ｂ）のようにデュアルスキャン方式の場合
は、図２（ａ）のようにシングルスキャン方式の場合と
比べてアドレス期間において、第１ブロックと第２ブロ
ックとで並行して書き込みを行うので、１つのアドレス
期間で書き込み走査するライン電極の数は約半分とな
り、従って約１／２の時間で書き込みを行うことができ
る。これによって、アドレス期間を短縮し、その分発光
維持期間に割り当てることができるので、発光輝度を高
めることが可能となる。

【００１９】（画像表示装置の全体構成についての説
明）図３は、本実施の形態にかかる画像表示装置のブロ
ック図であって、上記ＰＤＰに画像を書き込む部分を中
心に示している。また、図４（ａ），（ｂ）は、本装置
において、フレームメモリ１０にデータを書き込むとき
及び読み出すときのデータシーケンス図である。

【００２０】本画像表示装置は、フレームメモリ１０
と、入力画像データをフレームメモリ１０に書き込むた
めの書き込み部２０と、フレームメモリ１０から画像デ
ータを読み出すための読み出し部３０と、読み出された
画像データを画面に表示する表示ドライバ部４０とから
構成されている。この画像表示装置に入力される画像デ
ータのデータバス幅は３２bitであるとし、フレームメ
モリ１０の入出力bit（データＩ／Ｏ）も３２bitである
ものとする。

【００２１】なお、この入力されるバス幅３２bitの画
像データは、１画素当たり３２bitで画素順に並んでい
るデータであるものとする。但し、それに限らず、入力
される前段階の回路において、当該画像データをまとめ
て、バス幅と時間軸を入れ替える直交処理を行うことに
より桁順に配列し直す処理が施されている場合なども有
る。

【００２２】いずれにせよ、１フィールド分の画像デー
タが入力される際には、図４に示すように、先ず第１ブ
ロックに表示すべき画像データが入力され、続いて第２
ブロックに表示すべき画像データが入力される。そし
て、入力される画像データは、フレームメモリ１０，書
き込み部２０及び読み出し部３０によって、第１ブロッ
クに表示すべき画像データと第２ブロックに表示すべき
画像データとが並行して表示ドライバ部４０に送られる
ように処理される。

【００２３】表示ドライバ部４０は、上記第１ブロック
に画像を書き込むための第１表示ドライバ４１と、第２
ブロックに画像を書き込むための第２表示ドライバ４２
とから構成されており、各表示ドライバ４１，４２は、
読み出し部３０から並行して送られてくるバス幅３２bi
tの画像データを受け取って、フィールド内時分割階調
表示方式によって、ＰＤＰの第１ブロック及び第２ブロ
ックに書き込みを行い、書き込んだ直後に、放電維持電
圧を一括して印加する。

【００２４】この書き込み動作は、具体的には次のよう
に行う。表示ドライバ４１，４２の各々は、先ず、入力
される画像データをフィールド内時分割階調表示方式に
適した画像データに変換する。即ち、受け取った画像デ
ータを、上記のように入力データに配列処理が施されて
いる場合には、これを元に戻す配列処理を行った後、１
フィールドを構成するサブフィールドの重みで表現し直
す変換処理を行う。続いてこの変換処理された画像デー
タを、１画面分蓄積した後、全画素データについて、同
一サブフィールドに属する重みデータを１サブフィール
ドデータとして、順次取り出して行く変換処理を行う。

【００２５】次に、表示ドライバ４１，４２の各々は、
順次取り出した１サブフィールドデータを対応するブロ
ックに書き込む。即ち第１表示ドライバ４１は、取り
出した１サブフィールドデータを順次、第１ブロックの
ライン電極Ｌ（１、１），Ｌ（１、２），…，Ｌ（１、
ｍ）に書き込み、第２表示ドライバ４２は取り出した１
サブフィールドデータを順次、第２ブロックのライン電
極Ｌ（２、１），Ｌ（２、２），…，Ｌ（２、ｎ）に書
き込む。

【００２６】このようにして、第１ブロック及び第２ブ
ロックには、並行して画像が書き込まれる。（フレーム
メモリ１０、書き込み部２０、読み出し部３０について
の説明）フレームメモリ１０は、全体で画面２フィール
ド分の画像データを記憶することのできる容量を持つＤ
ｕａｌＰｏｒｔＲＡＭであって、各々画面１フィー
ルド分の容量を持つ第１フレーム領域と第２フレーム領
域とに分割されている。そして、入力される画像データ
は、１フレームごとに第１フレーム領域と第２フレーム
領域に交互に書き込まれ、読み出しについては、書き込
みがなされていない方のフレーム領域から読み出される
ようになっている。即ち、第１フレーム領域に１フィー
ルド分の画像データが書き込まれたら、次には第２フレ
ーム領域に１フィールド分の画像データが書き込まれ、
その次には第１フレーム領域に１フィールド分の画像デ
ータが書き込まれる。そして、第１フレーム領域に書き
込みがなされている期間は、第２フレーム領域から読み
出しができ、第２フレーム領域に書き込みがなされてい
る期間は、第１フレーム領域から読み出しができるよう
になっている。

【００２７】従って、フレームメモリ１０は、１フィー
ルド分の画像データが書き込まれている期間内において
は、その前に書き込まれた１フィールド分の画像データ
を随時読み出すことが可能である。また、第１フレーム
領域及び第２フレーム領域の各々は、ラインデータ２本
分の容量を持つライン領域に分割されていて、各ライン
領域にはアドレス番号（ＡＤＤ１，ＡＤＤ２，ＡＤＤ３
…）が付けられている（図６参照）。そして、フレーム
メモリ１０に順に入力されるラインデータは、アドレス
カウンタ２３のカウント値Ｋ（後述するようにラインデ
ータが入力されるごとにカウント値Ｋは更新される。）
で指定されるアドレス番号（ＡＤＤＫ）のライン領域に
格納されるようになっているものとする。

【００２８】また、このフレームメモリ１０は、バイト
アクセス機能を持つことにより、データバスをバイト単
位で分割した部分ごとに書き込み可能なメモリである。
即ち、このフレームメモリ１０には、そのデータＩ／Ｏ
に対してバイト（８bit）単位で読み込みを有効／無効
とすることのできるＤＭ端子１３（Data Mask端子）が
付いており、ＤＭ端子１３にＤＭ信号を加えることによ
って、バイト単位で選択された部分バスに対応する記憶
領域に書き込まれるようになっている。

【００２９】詳しくは後述するが、本実施の形態では、
フレームメモリ１０のデータバス（３２bit）の中で、
下位１６bitを第１部分バス（図３の第１入力端子群１
１ａ及び第１出力端子群１２ａに対応）として、第１ブ
ロックに表示すべき画像データを入出力するのに割り当
て、上位１６bitを第２部分バス（図３の第２入力端子
群１１ｂ及び第２出力端子群１２ｂに対応）として、第
２ブロックに表示する画像データを入出力するのに割り
当てる（図６参照）。従って、第１入力端子群から入力
されるラインデータ（１６ビットに変換されたもの）
は、第１部分バスを通して各ライン領域の下位１６bit
に、第２入力端子群から入力されるラインデータ（１６
ビットに変換されたもの）は、第２部分バスを通して各
ライン領域の下位１６bitに格納される。

【００３０】書き込み部２０は、入力データのバス幅を
縮めるバス幅変換器２１、バス幅変換器２１からの画像
データをフレームメモリ１０に書き込む際に、ブロック
ごとに端子群を切り替えると共にラインデータのアドレ
スを整えるためのブロック切替部２２、水平同期信号が
入力されるごとにカウント値Ｋを更新（Ｋ←Ｋ＋１）す
ることによって、入力されるラインデータ数をカウント
するアドレスカウンタ２３とから構成されている。

【００３１】一方、読み出し部３０は、サブフィールド
信号を検出するごとに、フレームメモリ１０の第１出力
端子群１２ａ及び第２出力端子群１２ｂから並列的に画
像データを読み出す。また、読み出し部３０には、読み
出された画像データのバス幅を広げるバス幅変換器３
１，３２が備えられている。上記のバス幅変換器２１
は、入力データのバス幅（３２bit）を、フレームメモ
リ１０において各ブロックに割り当てられた各部分バス
のバス幅（１６bit）に合わせてパラレル／シリアル
（Ｐ／Ｓ）変換するものであり、バス幅変換器３１，３
２は、フレームメモリ１０から読み出される画像データ
のバス幅（１６bit）を、もとのバス幅（３２bit）にシ
リアル／パラレル（Ｓ／Ｐ）変換するものである。

【００３２】バス幅変換器２１においては、バス幅が１
／２に縮少されるため、これにデータを入力する側のク
ロック２倍の周波数のクロックでデータが出力される。
一方、バス幅変換器３１においては、バス幅が２倍に拡
大されるため、これにデータを入力する側のクロックの
１／２の周波数のクロックでデータが出力される。この
ように入力側と出力側とでクロックが調整されているた
め、データは滞りなくバス幅変換器の入口側から出口側
に流れる。

【００３３】なお、このようなバス幅変換器は公知であ
って、例えば特開平９−２３７２４７号公報、特開平５
−２４２０１６号公報、特開平１１−１４３８１９号公
報に開示されている。（メモリに対する書き込み及び読み出し動作について）
次に、書き込み部２０及び読み出し部３０によるフレー
ムメモリ１０へのアクセスについて説明する。

【００３４】書き込み部２０の動作：書き込み部２０
は、フレームメモリ１０に画像データを書き込む際に、
第１ブロックに表示すべき画像データを第１部分バス
に、第２ブロックに表示すべき画像データを第２部分バ
スに振り分ける処理、並びに、同時に書き込みを行うラ
インデータが、同一アドレス番号のライン領域に格納さ
れるように処理を行う。

【００３５】そのために、図３に示すように、バス幅変
換器２１の第１出力端子２１ａ（１６bit）は、フレー
ムメモリ１０の第１入力端子群１１ａ（下位１６bit）
と第２入力端子群１１ｂ（上位１６bit）との両方に、
並列的に接続されている。それと共に、ブロック切替部
２２は、以下のようにＤＭ信号とアドレスカウンタの調
整をすることによってブロック切替制御を行う。

【００３６】図５は、ブロック切替部２２の切替動作に
ついて具体例を示すフローチャートであって、１フィー
ルド内において、このフローチャートに示される動作が
繰り返して行われる。ブロック切替部２２は、垂直同期
信号を検出した時には（Ｓ１）、アドレスカウンタ２３
のカウント値Ｋをリセットする（Ｋ＝１）と共に、第１
端子群（下位１６bit）のＤＭ信号をＬｏｗ（書き込み
可）、上位１６bitのＤＭ信号をＨｉｇｈ（書き込み不
可）とする（Ｓ２）。

【００３７】またブロック切替部２２は、アドレスカウ
ンタ２３のカウント値Ｋがｍに達したときには（Ｓ
３）、カウント値Ｋをリセット（Ｋ＝１）すると共に、
第２端子群（上位１６bit）のＤＭ信号をＬｏｗ（書き
込み可）、第１端子群（下位１６bit）のＤＭ信号をＨ
ｉｇｈ（書き込み不可）に切り替える（Ｓ４）。ブロッ
ク切替部２２が上記のようにＤＭ信号を制御することに
よって、図４（ａ）に示されるように、第１ブロックに
表示すべき画像データであるラインデータＬ（１，１）
〜Ｌ（１、ｍ）が書き込まれるときには、第１入力端子
群のＤＭ信号だけがＬｏｗとなって第１部分バスに対応
する記憶領域（下位１６bit）だけに書き込まれ、第２
ブロックに表示すべき画像データであるラインデータＬ
（２、１）〜Ｌ（２、ｎ）が書き込まれるときには、第
２入力端子群のＤＭ信号だけがＬｏｗとなって第２部分
バス（上位１６bit）に対応する記憶領域だけに書き込
まれる。

【００３８】更に、ブロック切替部２２は、上記のよう
に第１ブロックに表示すべき画像データの書き込みが終
わって第２ブロックに表示すべき画像データの書き込み
が始まるタイミングでアドレスカウンタ２３をリセット
しているので、第１ブロック及び第２ブロックの同じに
書き込みするラインデータどうしは同じアドレスに格納
されることになる。

【００３９】図６は、フレームメモリ１０内におけるデ
ータ格納イメージを示す図であって、第１フレーム領域
及び第２フレーム領域で共通である。本図に示すよう
に、同時に書き込みを行うラインデータ、即ち各ブロッ
クの同じ位置に対応するラインデータＬ（１，ｐ）とＬ
（２，ｐ）とは、同一アドレス番号（ＡＤＤｐ）（但し
ｐ＝１，２，３…）のライン領域における第１部分バス
に対応する下位１６bitの記憶領域と第２部分バスに対
応する上位１６bitの記憶領域とに格納される。

【００４０】読み出し部３０の動作：読み出し部３０
は、サブフィールド信号を検出するごとに、１フィール
ド分の画像データを、フレームメモリ１０の第１部分バ
スに対応する第１出力端子群１２ａ及び第２部分バスに
対応する第２出力端子群１２ｂから並列的に読み出す
が、このとき、アドレス番号ＡＤＤ１，２…の順にライ
ンデータを読み出す。

【００４１】これによって、同時に画面に書き込むべき
ラインデータＬ（１，ｐ）とＬ（２，ｐ）とは、同時に
並行して読み出されることになる。このようにして、第
１出力端子群１２ａ（下位１６bit）から読み出された
画像データは、バス幅がバス幅変換器３１により２倍の
３２bitに変換された後、第１表示ドライバ４１に転送
され、第２出力端子群１２ｂ（上位１６bit）から読み
出された画像データは、バス幅がバス幅変換器３２によ
り２倍の３２bitに変換された後、第２表示ドライバ４
２に転送される。このバス幅は、元の入力画像データの
バス幅と同じである。

【００４２】そして、上述したように各表示ドライバ４
１，４２では、この画像データを第１ブロック及び第２
ブロックに表示する。（本実施形態の画像表示装置による効果の説明）図７
は、従来例にかかる画像表示装置のブロック図である。
この画像表示装置は、上記図３に示すものと同様、入力
される画像データを処理して、第１表示ドライバ１４１
及び第２表示ドライバ１４２によってＰＤＰの第１ブロ
ック及び第２ブロックに並行して書き込むことによって
画像表示を行うものであるが、この画像表示装置におい
ては、フレームメモリ１１１とフレームメモリ１１２と
が用いられ、各メモリにアドレスカウンタ１２３，１２
４が備えられている点が異なっている。

【００４３】フレームメモリ１１１，１１２の各々は、
上記実施の形態で用いたフレームメモリ１０と同様、デ
ータバスは３２bitであって、第１フレーム領域と第２
フレーム領域とに分割され、入力される画像データは、
１フレームごとに第１フレーム領域と第２フレーム領域
に交互に書き込まれるようになっている。なお、この画
像表示装置において、入力される画像データを書き込む
ときには、ブロック切替部１２２は、第１ブロックで表
示すべき画像データはフレームメモリ１１１に書き込
み、第２ブロックで表示すべき画像データはフレームメ
モリ１１２に書き込むように、画像データを振り分け
る。そして、画像データを読み出すときには、フレーム
メモリ１１１及びフレームメモリ１１２から並行して画
像データを読み出して、第１表示ドライバ１４１及び第
２表示ドライバ１４２の両方に送るようになっている。

【００４４】ここで、本実施形態の画像表示装置（図
３）と比較例の画像表示装置（図７）とを比べると、実
施の形態ではバス幅変換が必要であり比較例ではこれが
不要であるが、使用するメモリの数については、実施の
形態では比較例の１／２で済むことになる。従って、本
実施形態では、使用するメモリの数を従来より減らすこ
とによって画像表示装置の低コスト化並びに消費電力の
低減を図ることができる。

【００４５】次に、メモリ容量について比べると、比較
例におけるフレームメモリ１１１，１１２の各容量は、
実施の形態で用いるフレームメモリ１０の容量の半分で
も同様に機能するので、各装置において必要なメモリ容
量は機能的に同等である。但し、実際に装置設計する場
合、使用できるメモリデバイスの容量が限られている場
合も多く、例えば１６ＭＢのメモリデバイスが現在広く
市販され容易に入手できる環境の下で、これを使用して
装置設計しなければならない場合もあり得る。

【００４６】このような場合、１つのメモリデバイス
に、画面２フィールド分の画像データを記憶できる容量
があるとすれば、実施の形態の装置ではメモリデバイス
を１個用いればよいが、比較例の装置ではメモリデバイ
スを２個用いる必要がある。即ち、このような場合、比
較例の装置においては、メモリ容量を機能的に必要な容
量よりも過剰に用いざるを得ないという無駄があるのに
対して、実施の形態の装置においては、このような無駄
を大幅に削減できることになる。

【００４７】（実施の形態についての変形例など）上記
実施の形態では、フレームメモリ１０がＤｕａｌＰｏ
ｒｔＲＡＭであるものとして説明したが、Ｓｉｎｇｌ
ｅＰｏｒｔＲＡＭを用いて、第１入出力端子群（下
位１６bit）及び第２入出力端子群（上位１６bit）から
データの書き込み及び読み出しを行うようにしても、同
様に実施することができる。

【００４８】上記実施の形態では、フレームメモリ１０
は、画面２フィールド分の画像データを記憶することの
できる容量を持つこととして説明したが、必ずしも画面
２フィールド分必要というわけではなく、画面１フィー
ルド分以上の容量があれば、同様に実施することは可能
である。但し、画面２フィールド分の容量がない場合
は、第１フレーム領域と第２フレーム領域に交互に書き
込む方式をとることはできないので、１フィールドの画
像データについて第２ブロックの画像データの書き込ん
でいる途中で、当該フィールドの画像データの読み出し
を開始するといった制御が必要と考えられる。

【００４９】上記実施の形態においては、データバスの
下位１６bitを第１部分バスとし、上位１６bitを第２部
分バスとしたが、データバスを部分バスに分割する形態
はこれに限られず、例えば最上位８bitと最下位８bitを
第１部分バスとし、残り１６bitを第２部分バスとして
も、同様に実施することができる。上記実施の形態で
は、画面を２つのブロックに分割する場合を例にとって
説明したが、本発明は、画面をＮ（Ｎは２以上の整数）
分割した各ブロックにおいて、並行して書き込みを行う
タイプの画像表示装置に対して適用可能と考えられる。

【００５０】例えば、上記実施の形態において、画面を
４つのブロックに分割する場合には、入力データ（３２
bit）のバス幅を１／４（８bit）に変換し、フレームメ
モリのデータバスを１バイト（８bit）単位で４つの部
分バスに分けて、４ブロックに書き込む画像データを４
つの部分バスに振り分けて書き込んで、４つの部分バス
を通して並行して読み出される画像データを、バス幅を
４倍に変換して各表示ドライバに送るようにすればよ
く、この場合も、装置に用いるフレームメモリの数は１
個で済む。

【００５１】上記実施の形態では、入力データのバス幅
（３２bit）が、第１部分バスのバス幅（１６bit）並び
に第２部分バスのバス幅（１６bit）と比べて大きいの
で、バス幅変換器２１，３１，３２を用いたが、バス幅
変換器は必ずしも必要というわけではなく、入力データ
のバス幅が、フレームメモリの各ブロックに割り当てら
れた部分バスのバス幅より小さい場合（例えば、入力デ
ータのバス幅が同じ３２bitでも、データＩ／Ｏが６４b
itのフレームメモリを使用する場合）には、バス幅変換
器は用いなくても実施することが可能である。

【００５２】上記実施の形態においては、ＰＤＰ表示装
置を例にとって説明したが、本発明は、ＥＬ表示装置な
ど、画像データをデジタル処理する画像表示装置に対し
て一般的に適用することができる。

【００５３】

【発明の効果】本発明は、第１ブロック及び第２ブロッ
クからなる画面を有し、第１ブロックと第２ブロックに
対して並行して表示制御を行いながら、外部から入力さ
れる画像データを画面上に表示する画像表示装置におい
て、データバスの第１部分バスに対応する第１記憶領域
と、第２部分バスに対応する第２記憶領域とを有し、第
１、第２記憶領域は独立又は同時にアクセスされるフレ
ームメモリと、第１ブロックに対応する分割画像データ
を前記第１部分バスを介してフレームメモリ中の第１記
憶領域に、第２ブロックに対応する分割画像データを前
記第２部分バスを介して第２記憶領域に書き込む書き込
み手段と、第１記憶領域に書き込まれた画像データと第
２記憶領域に書き込まれた画像データとを同時に読み出
す読み出し手段とを設けることによって、従来のように
各ブロックごとにフレームメモリを割り当てて用いるこ
となく１つのフレームメモリを用いただけで、同様の処
理を行うことが可能となる。

【００５４】従って、使用するフレームメモリの数を従
来より削減し、安価な画像表示装置とすることができ
る。また、実際の装置設計上、従来のようにメモリ容量
を過剰に用いざるを得ないような状況を避けることによ
り、メモリ容量の無駄を低減することができる。

【図面の簡単な説明】

【図１】デュアルスキャン方式のＰＤＰにおいて画面が
２つのブロックに分割されている様子を示す図である。

【図２】フィールド内時分割階調表示方式及びデュアル
スキャン方式についての説明図である。

【図３】実施の形態にかかる画像表示装置のブロック図
である。

【図４】上記画像表示装置において、フレームメモリに
データを書き込むとき及び読み出すときのデータシーケ
ンス図である。

【図５】上記画像表示装置におけるブロック切替部の動
作の具体例を示すフローチャートである。

【図６】上記画像表示装置のフレームメモリ内における
データ格納イメージを示す図である。

【図７】従来例にかかる画像表示装置のブロック図であ
る。

【符号の説明】

１０フレームメモリ１１ａ第１入力端子群１１ｂ第２入力端子群１２ａ第１出力端子群１２ｂ第２出力端子群１３ＤＭ端子２１，３１，３２バス幅変換器２２ブロック切替部２３アドレスカウンタ４１，４２表示ドライバ

Claims

【特許請求の範囲】

【請求項１】表示画面が複数ブロックに分割され、外
部から入力されるラスタースキャン表示方式の画像デー
タを、ブロック数に応じて分割すると共に、各分割画像
データの配列を変更して画面上の各ブロックにおいて並
行して分割画像データを表示するようにした画像表示装
置であって、データバスの第１部分バスに対応する第１記憶領域と、
第２部分バスに対応する第２記憶領域とを有し、第１、
第２記憶領域は独立又は同時にアクセスされるフレーム
メモリと、第１ブロックに対応する分割画像データを前記第１部分
バスを介してフレームメモリ中の第１記憶領域に、第２
ブロックに対応する分割画像データを前記第２部分バス
を介して第２記憶領域に書き込む書き込み手段と、第１記憶領域に書き込まれた画像データと第２記憶領域
に書き込まれた画像データとを同時に読み出す読み出し
手段と、を備えることを特徴とする画像表示装置。
【請求項２】前記書き込み手段は、各ブロックの同一位置に相当するラインデータを同一ア
ドレスの記憶領域に書き込むことを特徴とする請求項１
記載の画像表示装置。
【請求項３】前記第１部分バス及び第２部分バスのバ
ス幅に合わせて、外部から入力される画像データのバス
幅を縮少変換するバス幅縮少変換手段を書き込み手段よ
り前段に備えることを特徴とする請求項１又は２記載の
画像表示装置。
【請求項４】前記フレームメモリのバス幅は、バス幅
変換前の画像データのバス幅を同一であり、前記第１部分バスと第２部分バスのバス幅は、フレーム
メモリのバス幅の半分であり、前記バス幅縮少変換手段は、入力側のクロックの２倍の
周波数クロックでバス幅変換後の画像データを出力する
構成であることを特徴とする請求項３記載の画像表示装
置。
【請求項５】前記読み出し手段は、同一アドレスの第１記憶領域に格納された画像データ
と、第２記憶領域に格納された画像データを分離して読
み出し、各ブロックに対応して設けられた後続処理回路にそれぞ
れ入力する構成であることを特徴とする請求項４記載の
画像表示装置。
【請求項６】前記読み出し手段と後続処理回路の間に
バス幅を元に戻すバス幅拡大変換手段を備えることを特
徴とする請求項５記載の画像表示装置。
【請求項７】前記バス幅拡大変換手段は、入力側のク
ロックの１／２の周波数のクロックでバス幅拡大後の画
像データを出力する構成であることを特徴とする請求項
６記載の画像表示装置。