JPH1127563A - 画像フィルタ回路 - Google Patents

Abstract

(57)【要約】 【課題】 小規模、低消費電力の画像フィルタ回路を実
現する。 【解決手段】 本発明の画像フィルタ回路は、シリアル
に入力されてきた出力画素位置に対して所定の位置関係
にある所定個数の入力画素データのそれぞれに対して、
重み付け係数を乗算してシリアルに出力する乗算手段
と、この乗算手段から出力された所定個数の乗算結果デ
ータを累算して出力画素データを形成する累算手段と、
現在の出力画素位置に応じた重み付け係数を入力画素デ
ータの入力に同期して上記乗算手段に与えると共に、上
記累算手段に所定個数の乗算結果データが入力される前
に上記累算手段をクリアさせる制御手段とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像フイルタ回路に
関し、例えば、ＭＰＥＧ復号化回路における復号化後の
処理を行なう半導体集積回路上に形成された画像フィル
タ回路に適用し得るものである。

【０００２】

【従来の技術】ＭＰＥＧ復号化回路として半導体集積回
路上に形成されたものがあり、ＭＰＥＧ復号化回路にお
ける復号化後の処理を行なう画像フィルタ回路として
も、ＭＰＥＧ復号化回路としての同一の半導体集積回路
上に形成されたものがある。

【０００３】このような画像フイルタ回路によるフイル
タ処理は、復号化により得られたＹ（輝度）データや色
（Ｃ）データから、それらのＹデータやＣデータが位置
していないＹデータやＣデータをも補間によって形成し
たりするものである。

【０００４】図２は、縦方向及び横方向がそれぞれ４タ
ップ入力からフイルタリング処理（補間処理）を、縦方
向、横方向の順に行う従来の２次元画像フィルタ回路の
構成例を示すものである。また、図３は、この画像フイ
ルタ回路に入力される復号化データの各データ成分の配
置を示す説明図である。さらに、図４及び図５はそれぞ
れ、図２に示す従来の２次元画像フイルタ回路が、拡大
フィルタ回路として適用された場合における縦方向及び
横方向のそれぞれの画像補間動作（フィルタリング動
作）の説明図である。

【０００５】まず、従来の２次元画像フィルタ回路１の
構成の説明に先立ち、そのフィルタ回路１での入力デー
タ及び出力データについて説明する。

【０００６】２次元画像フイルタ回路１に入力されるＭ
ＰＥＧ復号データは、いわゆる４：２：０に従ってお
り、例えば、図３に示すようにＹデータ成分及びＣデー
タ成分が配置されている。すなわち、縦方向について
は、Ｙデータは全てのラインに設けられており、Ｃデー
タ（青色差データＣｂ及び赤色差データＣｒでなる）
は、Ｙデータの２ライン毎に１個ずつしかもその２ライ
ンの中間に位置するように設けられている。また、横方
向については、Ｙデータは全てのライン毎に設けられて
おり、Ｃデータは、１ライン毎に設けられている。

【０００７】図２に示す２次元画像フィルタ回路１は、
いわゆる４：２：０に従っている入力データをいわゆる
４：２：２に従っている出力データに拡大する場合にお
いては、縦方向について、図４に示すような補間処理を
行う。

【０００８】すなわち、Ｙデータについては、図４
（ａ）に示すように、（１）各ラインの中間位置の出力
Ｙデータ（補間データ）ＹＹ１を、その位置の上下２タ
ップずつの計４個の入力Ｙデータに対して重み付け係数
［−１２，１４０，１４０，−１２］を用いた重み付け
加算をし、それを２５６で除算することによって形成
し、（２）各ライン上の出力Ｙデータ（補間データ）Ｙ
Ｙ２を、その位置と、その上の２タップ、その下の１タ
ップの計４個の入力Ｙデータに対して重み付け係数
［０，０，２５６，０］を用いた重み付け加算をし、そ
れを２５６で除算することによって形成する。

【０００９】また、Ｃデータ（Ｃｂデータ及びＣｒデー
タのそれぞれ）については、図４（ｂ）に示すような補
間処理を行う。（１）最も近い入力Ｃデータの位置が下
方側である各ライン上の出力Ｃデータ（補間データ）Ｃ
Ｙ１を、その位置の上下２タップずつの計４個の入力Ｃ
データに対して重み付け係数［−７，６５，２１１，−
１３］を用いた重み付け加算をし、それを２５６で除算
することによって形成し、（２）入力Ｃデータが存在す
る各ラインの中間位置の出力Ｃデータ（補間データ）Ｃ
Ｙ２を、その位置と、その上の２タップ、その下の１タ
ップの計４個の入力Ｃデータに対して重み付け係数
［０，０，２５６，０］を用いた重み付け加算をし、そ
れを２５６で除算することによって形成し、（３）最も
近い入力Ｃデータの位置が上方側である各ライン上の出
力Ｃデータ（補間データ）ＣＹ３を、その位置の上下２
タップずつの計４個の入力Ｃデータに対して重み付け係
数［−１３，２１１，６５，−７］を用いた重み付け加
算をし、それを２５６で除算することによって形成し、
（４）入力Ｃデータが存在しない各ラインの中間位置の
出力Ｃデータ（補間データ）ＣＹ４を、その位置の上下
２タップずつの計４個の入力Ｃデータに対して重み付け
係数［−１２，１４０，１４０，−１２］を用いた重み
付け加算をし、それを２５６で除算することによって形
成する。

【００１０】なお、Ｃデータを含まない縦方向ラインに
ついては、上述したＹデータについての補間処理だけが
実行される。

【００１１】図２に示す２次元画像フィルタ回路１は、
いわゆる４：２：０に従っている入力データをいわゆる
４：２：２に従っている出力データに拡大する場合にお
いては、横方向について、図５に示すような補間処理を
行う。

【００１２】すなわち、Ｙデータについては、図５
（ａ）に示すように、（１）各画素の中間位置の出力Ｙ
データ（補間データ）ＹＸ１を、その位置の左右２タッ
プずつの計４個の入力Ｙデータに対して重み付け係数
［−１２，１４０，１４０，−１２］を用いた重み付け
加算をし、それを２５６で除算することによって形成
し、（２）各画素上の出力Ｙデータ（補間データ）ＹＸ
２を、その位置と、その左の２タップ、その右の１タッ
プの計４個の入力Ｙデータに対して重み付け係数［０，
０，２５６，０］を用いた重み付け加算をし、それを２
５６で除算することによって形成する。

【００１３】また、Ｃデータ（Ｃｂデータ及びＣｒデー
タのそれぞれ）については、図５（ｂ）に示すように、
（１）入力Ｃデータが存在しない各画素上の位置の出力
Ｃデータ（補間データ）ＣＸ１を、その位置の左右２タ
ップずつの計４個の入力Ｃデータに対して重み付け係数
［−１２，１４０，１４０，−１２］を用いた重み付け
加算をし、それを２５６で除算することによって形成
し、（２）入力Ｃデータが存在する各画素上の位置の出
力Ｃデータ（補間データ）ＣＸ２を、その位置と、その
左の２タップ、その右の１タップの計４個の入力Ｃデー
タに対して重み付け係数［０，０，２５６，０］を用い
た重み付け加算をし、それを２５６で除算することによ
って形成する。

【００１４】以上のような補間処理（拡大フイルタリン
グ処理）を実行する従来の２次元画像フイルタ回路１
は、図２に示すように、大きくは、縦方向フィルタ２及
び横方向フィルタ３から構成されている。

【００１５】Ｙデータ入力端子４から入力されたＹデー
タは、縦方向フィルタ２における４個のＹデータ用レジ
スタ１１Ｙ〜１４Ｙのいずれかにバッファリングされ
る。例えば、補間処理に供する縦方向の位置が異なる４
個のＹデータがシリアルに入力されると、これら４個の
データが４個のＹデータ用レジスタ１１Ｙ〜１４Ｙに振
り分けられて格納される。

【００１６】同様に、Ｃデータ入力端子５から入力され
たＣデータは、その構成要素であるＣｂデータ及びＣｒ
データに分離されて、縦方向フィルタ２における４個の
Ｃｂデータ用レジスタ１１Ｃｂ〜１４Ｃｂのいずれか、
また、４個のＣｒデータ用レジスタ１１Ｃｒ〜１４Ｃｒ
のいずれかにバッファリングされる。例えば、４個のＣ
ｂデータ用レジスタ１１Ｃｂ〜１４Ｃｂ、及び、４個の
Ｃｒデータ用レジスタ１１Ｃｒ〜１４Ｃｒはそれぞれ、
補間処理に供する縦方向の位置が異なる４個のＣｂデー
タ、Ｃｒデータを格納する。

【００１７】４個のセレクタ１５〜１８には、図示しな
いタイミング制御部から、当該縦方向フィルタ２から現
時刻で出力する、ＹデータかＣｂデータかＣｒデータか
の特定情報を含む画素位置情報が与えられる。４個のセ
レクタ１５〜１８は、その画素位置情報に基づいて、補
間処理に供する４個の入力データ（Ｙデータ、Ｃｂデー
タ又はＣｒデータ）を、同一成分に係る４個のレジスタ
１１Ｙ〜１４Ｙ、１１Ｃｂ〜１４Ｃｂ、又は、１１Ｃｒ
〜１４Ｃｒから取り出して対応する乗算器１９〜２２に
与える。

【００１８】４個の乗算器１９〜２２には、図示しない
タイミング制御部から、出力画素位置や成分に応じて定
まる補間処理のための重み付け係数（図４又は図５参
照）が与えられる。各乗算器１９〜２２は、その重み付
け係数を、対応するセレクタ１５、…、１８からのデー
タに乗算し、その乗算結果データを加算器２３に与え
る。

【００１９】加算器２３が、これら４個の乗算器１９〜
２２の乗算結果データを加算することにより、図４及び
図５について説明した重み付け後のデータが得られ、こ
の重み付け後のデータをデータ幅変換器２４が下位８ビ
ットを除くことにより（これは２５６の除算に相当す
る）、縦方向に補間された出力データ（Ｙデータ、Ｃｂ
データ又はＣｒデータ）が得られる。

【００２０】横方向フィルタ３は、縦方向フィルタ２と
同様に、成分データ毎のレジスタ３１Ｙ〜３４Ｙ、３１
Ｃｂ〜３４Ｃｂ及び３１Ｃｒ〜３４Ｃｒと、４個のセレ
クタ３５〜３８と、４個の乗算器３９〜４２と、加算器
４３と、データ幅変換器４４とを有し、補間方向は異な
るが、縦方向フィルタ２と同様に動作して、縦方向の補
間処理が終了したデータに対して、横方向に補間した出
力データ（Ｙデータ、Ｃｂデータ又はＣｒデータ）を形
成して出力端子６から出力する。

【００２１】

【発明が解決しようとする課題】以上のように、従来の
２次元画像フィルタ回路１においては、縦方向及び横方
向のそれぞれについて、４個（４タップ）の入力データ
から出力データを補間により得る構成であるため、乗算
器をＹデータ及びＣデータで共用させてその数を押さえ
るようにしているが、それでも８個の乗算器が必要とな
っている。

【００２２】乗算器は、半導体集積回路上に実現した場
合、他の演算器などより占有面積が大きなものであり、
従来の２次元画像フィルタ回路１は、乗算器の数が８個
と多いため、大規模なものとなっていた。また、それに
伴って、消費電力も大きくなっていた。

【００２３】そのため、従来以上に乗算器の数を押さえ
ることができる画像フィルタ回路が望まれている。

【００２４】

【課題を解決するための手段】かかる課題を解決するた
め、第１の本発明は、出力画素位置に対して所定の位置
関係にある所定個数の入力画素データを重み付け加算し
て上記出力画素位置の出力画素データを形成する１次元
画像フィルタ回路において、（１）シリアルに入力され
てきた出力画素位置に対して所定の位置関係にある所定
個数の入力画素データのそれぞれに対して、重み付け係
数を乗算してシリアルに出力する乗算手段と、（２）こ
の乗算手段から出力された所定個数の乗算結果データを
累算して出力画素データを形成する累算手段と、（３）
現在の出力画素位置に応じた重み付け係数を入力画素デ
ータの入力に同期して上記乗算手段に与えると共に、上
記累算手段に所定個数の乗算結果データが入力される前
に上記累算手段をクリアさせる制御手段とを有すること
を特徴とする。

【００２５】また、第２の本発明は、出力画素位置に対
して所定の位置関係にある所定個数の入力画素データを
重み付け加算して上記出力画素位置の出力画素データを
形成する１次元画像フィルタ回路において、（１）シリ
アルに入力されてきた出力画素位置に対して所定の位置
関係にある所定個数の入力画素データのそれぞれに対し
て、重み付け係数を乗算してシリアルに出力する乗算手
段と、（２）この乗算手段から出力された所定個数の乗
算結果データを累算する累算手段と、（３）シリアルに
入力されてきた出力画素位置に対して所定の位置関係に
ある所定個数の入力画素データ中の１個の入力画素デー
タをラッチするデータラッチ手段と、（４）上記累算手
段で得られた出力画素データ、又は、上記データラッチ
手段にラッチされている画素データを出力画素データと
して選択する選択手段と、（５）現在の出力画素位置
が、所定個数の入力画素データ中の１個の入力画素デー
タをそのまま出力画素データとすることができない位置
の場合には、現在の出力画素位置に応じた重み付け係数
を入力画素データの入力に同期して上記乗算手段に与え
ると共に、上記累算手段に所定個数の乗算結果データが
入力される前に上記累算手段をクリアさせ、かつ、上記
選択手段に上記累算手段からの画素データを選択させ、
一方、現在の出力画素位置が、所定個数の入力画素デー
タ中の１個の入力画素データをそのまま出力画素データ
とすることができる位置の場合には、その入力画素デー
タを上記ラッチ手段にラッチさせると共に、上記選択手
段に上記ラッチ手段からの画素データを選択させる制御
手段とを有することを特徴とする。

【００２６】さらに、第３の本発明は、出力画素位置に
対して所定の位置関係にあるＳ×Ｔ個の入力画素データ
を重み付け加算して上記出力画素位置の出力画素データ
を形成する１次元画像フィルタ回路において、（１）出
力画素位置に対して所定の位置関係にあるＳ×Ｔ個の入
力画素データをＳ個ずつＴ回に分けてパラレルに出力す
る入力画素データ出力手段と（２）パラレル出力された
Ｓ個の入力画素データの自己に対応するものに対して重
み付け係数を乗算するＳ個の乗算手段と、（３）これら
Ｓ個の乗算手段の乗算結果データを加算する加算手段
と、（４）この加算手段からのＴ個の加算データを累算
して出力画素データとして出力する累算手段と、（５）
現在の出力画素位置に応じた重み付け係数をＳ個ずつ分
離し、入力画素データのＳ個ずつのパラレル出力に同期
して上記各乗算手段にＴ回に分けて与えると共に、上記
累算手段にＴ個の加算結果データが入力される前に上記
累算手段をクリアさせる制御手段とを有することを特徴
とする。

【００２７】さらにまた、第４の本発明は、縦方向フィ
ルタ、横方向フィルタ、並びに、これら縦方向フィルタ
及び横方向フィルタ間の画素データの授受に介在する画
素データバッファでなり、縦方向及び横方向の順にフィ
ルタリング処理を行う２次元画像フィルタ回路であっ
て、（１）上記縦方向フィルタが、それぞれが第１の本
発明の１次元画像フィルタ回路構成でなる縦方向輝度デ
ータフィルタ部、縦方向第１色差データフィルタ部及び
縦方向第２色差データフィルタ部を有し、（２）上記横
方向フィルタが、（２−１）第２の本発明の１次元画像
フィルタ回路構成でなる横方向輝度データフィルタ部
と、（２−２）第３の本発明の１次元画像フィルタ回路
構成でなる、第１色差データ及び第２色差データの処理
を時分割で行う横方向色データフィルタ部と、（２−
３）横方向輝度データフィルタ部及び横方向色データフ
ィルタ部の出力画素データを同一の出力端子に出力する
選択手段とを有することを特徴とする。

【００２８】

【発明の実施の形態】

（Ａ）実施形態の構成 以下、本発明を２次元画像フィルタ回路に適用した一実
施形態を図面を参照しながら詳述する。ここで、図１
が、この実施形態の全体構成を示すブロック図である。

【００２９】図１において、この実施形態の２次元画像
フィルタ回路１００は、大きくは、縦方向フィルタ１０
１、横方向フィルタ１０２及び制御回路１０３から構成
されている。

【００３０】この実施形態の縦方向フィルタ１０１は、
従来のフィルタ回路と異なって、Ｙデータ用のフィルタ
部分と、Ｃデータ用のフィルタ部分とが明確に分かれて
いる（なお、従来のフィルタ回路は同一の回路要素を時
分割でＹデータとＣデータとで共用していた）。

【００３１】縦方向フィルタ１０１におけるＹデータ用
のフィルタ部分は、Ｙデータ入力端子１０４、Ｙデータ
レジスタ１０５、セレクタ１０６、乗算器１０７、累算
器１０８及びデータ幅変換器１０９から構成されてい
る。

【００３２】Ｙデータ入力端子１０４には、制御回路１
０３の制御下で例えばＭＰＥＧ復号データが格納されて
いる図示しない復号データ画像メモリから読み出された
Ｙデータが入力される。Ｙデータは、例えば、８ビット
（０〜２５６）で表現されているものである。

【００３３】Ｙデータレジスタ１０５は、例えば２段の
レジスタ１０５１及び１０５２でなり、Ｙデータ入力端
子１０４を介して入力されたＹデータを、制御回路１０
３の制御下でいずれかのレジスタ段１０５１又は１０５
２に格納保持するものである（なお、後述するように、
入力されてきたＹデータを格納することなく廃棄するこ
ともあり得る）。

【００３４】セレクタ１０６は、Ｙデータレジスタ１０
５の２段のレジスタ１０５１及び１０５２に保持されて
いるＹデータを、制御回路１０３の制御下で選択して乗
算器１０６に与えるものである。

【００３５】なお、制御回路１０３は、１個の出力Ｙデ
ータを形成させるための補間処理に供するＮ（例えば４
や２）個の入力Ｙデータが、セレクタ１０６から連続し
て出力されるように、図示しない復号データ画像メモリ
やＹデータレジスタ１０５やセレクタ１０６を制御す
る。

【００３６】乗算器１０７は、セレクタ１０６から与え
られたＹデータに、制御回路１０３から与えられた重み
付け係数（例えば、上述した図４（ａ）や後述する図８
（ａ）参照）を乗算して累算器１０８に与えるものであ
る。

【００３７】累算器１０８は、制御回路１０３の制御下
で、補間処理に供するＮ個の係数乗算後のＹデータが与
えられる前にクリアされ、その後、到来するＮ個の係数
乗算後のＹデータを累算するものである。

【００３８】データ幅変換器１０９は、Ｎ個の係数乗算
後のＹデータを累算したＹデータが累算器１０８で得ら
れたときに、制御回路１０３の制御により、その累算デ
ータを取り込み、そのデータを所定のデータ幅のデータ
に変換して（例えば、下位８ビットを除外する）、縦方
向の補間が終了したＹデータとして出力するものであ
る。

【００３９】縦方向フィルタ１０１におけるＣデータ用
のフィルタ部分は、さらに、Ｃｂデータ用のフィルタ部
分と、Ｃｒデータ用のフィルタ部分とに分けられ、これ
らＣｂデータ用及びＣｒデータ用のフィルタ部分は、Ｃ
データ入力端子１１０に接続されている。

【００４０】Ｃｂデータ用のフィルタ部分は、Ｙデータ
用のフィルタ部分と同様に、Ｃｂデータレジスタ１１
１、セレクタ１１２、乗算器１１３、累算器１１４及び
データ幅変換器１１５から構成されており、各構成要素
は、Ｙデータ用のフィルタ部分の各構成要素と同様に機
能するので、それぞれの機能説明は省略する。また、Ｃ
ｒデータ用のフィルタ部分も、Ｙデータ用のフィルタ部
分と同様に、Ｃｒデータレジスタ１１６、セレクタ１１
７、乗算器１１８、累算器１１９及びデータ幅変換器１
２０から構成されており、各構成要素は、Ｙデータ用の
フィルタ部分の各構成要素と同様に機能するので、それ
ぞれの機能説明は省略する。

【００４１】なお、Ｃデータ入力端子１１０から入力さ
れたＣデータ（例えば１６ビット）は、その上位ビット
側がＣｂデータに、また、その下位ビット側がＣｒデー
タになっており、入力されたＣデータは上位、下位に２
分されて、Ｃｂデータレジスタ１１１、Ｃｒデータレジ
スタ１１６に与えられるようになされている。

【００４２】また、この実施形態の横方向フィルタ１０
２も、従来のフィルタ回路（図２）と異なって、Ｙデー
タ用のフィルタ部分と、Ｃデータ用のフィルタ部分とが
明確に分かれている（なお、従来のフィルタ回路は同一
の回路要素を時分割でＹデータとＣデータとで共用して
いた）。

【００４３】なお、この実施形態は、フィルタリングが
終了した後のＹデータ及びＣデータを別個の出力端子か
ら出力するものではなく、同一の出力端子１２１から出
力するものであり、同一の出力端子１２１からＹデータ
及びＣデータを出力させるために、横方向フィルタ１０
２内のＹデータ用のフィルタ部分からのＹデータと、横
方向フィルタ１０２内のＣデータ用のフィルタ部分から
のＣデータとを選択して同一の出力端子１２１に与える
セレクタ１２２を備えている。

【００４４】ここで、この実施形態の場合、後述する拡
大フィルタモード及びパンスキャンフィルタモードのい
ずれのときにも、図５（Ｂ）に波線で囲んだような２個
の出力Ｙデータと、Ｃデータを構成する１個ずつの出力
Ｃｂデータ及び出力Ｃｒデータとを、Ｃｂ，Ｙ，Ｃｒ，
Ｙの順で出力端子１２１から出力するようになされてい
る。

【００４５】横方向フィルタ１０２におけるＹデータ用
のフィルタ部分は、横方向フィルタ処理待ちＹデータレ
ジスタ１２３、出力Ｙデータセレクタ１２４、乗算器１
２５、累算器１２６及びデータ幅変換器１２８から構成
されている。

【００４６】横方向フィルタ処理待ちＹデータレジスタ
１２３は、横方向の補間処理に供する最も多いデータ数
（後述する拡大フィルタモードの場合４）よりも多い段
数（例えば６段）のレジスタ部でなり、縦方向フィルタ
１０１のＹデータ用のフィルタ部（従ってデータ幅変換
部１０９）から出力されたＹデータを、制御回路１０３
の制御下でいずれかの段のレジスタ部に格納保持するも
のである。この横方向フィルタ処理待ちＹデータレジス
タ１２３の段数は、出力データの系列がＣｂ，Ｙ，Ｃ
ｒ，Ｙの繰り返しであって、Ｙデータの出力タイミング
が間欠的であり、横方向のＹデータのフィルタリングに
待ち時間が生じることをも考慮して定められている。

【００４７】セレクタ１２４は、横方向フィルタ処理待
ちＹデータレジスタ１２３に保持されているＹデータ
を、制御回路１０３の制御下で選択して乗算器１２５及
び出力Ｙデータレジスタ１２８に与えるものである。

【００４８】なお、制御回路１０３は、横方向の補間処
理を行った後の出力Ｙデータが縦方向の補間処理後のＹ
データと同じになる出力画素位置（例えば、図４（ａ）
のＹＹ２）については、横方向フィルタ処理待ちＹデー
タレジスタ１２３のいずれかの段からのその縦方向の補
間処理後のＹデータを選択させるように、Ｙデータレジ
スタ１２３及びセレクタ１２４を制御し、また、横方向
の補間処理を行った後の出力Ｙデータが縦方向の補間処
理後のＹデータと異なる出力画素位置（例えば、図４
（ａ）のＹデータＹＹ１）については、補間処理に供す
るＮ（例えば４や２）個のＹデータが、セレクタ１２４
から連続して出力されるように、Ｙデータレジスタ１２
３やセレクタ１２４を制御する。

【００４９】ここで、横方向の補間処理を行った後の出
力Ｙデータとしてそのまま用いることができる縦方向の
補間処理後のＹデータは、他の位置の出力Ｙデータに対
する０以外の係数乗算に供するＹデータにもなっている
ので、そのＹデータを、後述する出力Ｙデータレジスタ
１２８に与えるためだけの選択動作を実行しないで、乗
算器１２５へそのＹデータを与えているタイミングで出
力Ｙデータレジスタ１２８がそのデータを取り込むよう
にすれば良い。

【００５０】乗算器１２５は、セレクタ１２４から与え
られたＹデータに、制御回路１０３から与えられた重み
付け係数（例えば、上述した図５（ａ）や後述する図９
（ａ）参照）を乗算して累算器１２６に与えるものであ
る。

【００５１】累算器１２６は、制御回路１０３の制御下
で、補間処理に供するＮ個の係数乗算後のＹデータが与
えられる前にクリアされ、その後、到来するＮ個の係数
乗算後のＹデータを累算するものである。

【００５２】データ幅変換器１２７は、Ｎ個の係数乗算
後のＹデータを累算したＹデータが累算器１２６で得ら
れたときに、制御回路１０３の制御により、その累算デ
ータを取り込み、そのデータを所定のデータ幅のデータ
に変換して（例えば、下位８ビットを除外する）、横方
向の補間が終了したＹデータとして出力するものであ
る。データ幅変換器１２７からのＹデータは、セレクタ
１２２に入力される。

【００５３】出力Ｙデータレジスタ１２８は、制御回路
１０３の制御下で、セレクタ１２４から与えられた、縦
方向の補間処理後のＹデータがそのまま横方向の補間処
理後のＹデータとなるＹデータを保持してセレクタ１２
２に与えるものである。

【００５４】ここで、横方向フィルタ１０２におけるＹ
データ用のフィルタ部分も、縦方向のＹデータ用のフィ
ルタ部分と同様に、横方向の補間処理を行った後の出力
Ｙデータが縦方向の補間処理後のＹデータと同じになる
出力画素位置と、横方向の補間処理を行った後の出力Ｙ
データが縦方向の補間処理後のＹデータと異なる出力画
素位置とを区別することなく、乗算器、累算器及びデー
タ幅変換器の処理系列で処理することが考えられる。

【００５５】しかし、このようにした場合には、出力デ
ータの系列がＣｂ，Ｙ，Ｃｒ，Ｙの繰り返しであって、
横方向の補間処理後の１個のＹデータを形成させるに許
容される処理時間が短いため、縦方向フィルタ１０１で
のクロックよりも高速なクロックを横方向フィルタ１０
２が用いることが必要となる。

【００５６】そのため、この実施形態においては、横方
向の補間処理を行った後の出力Ｙデータが縦方向の補間
処理後のＹデータと同じになる出力画素位置について
は、乗算、累算などを行わずに、縦方向の補間処理を行
った後の出力Ｙデータをそのまま横方向の補間処理を行
った出力Ｙデータとして選択させることとし、横方向フ
ィルタ１０２（ここではＹデータ用のフィルタ部分）で
の処理クロックとして、縦方向フィルタ１０１の処理ク
ロックと同一のものを適用できるようにしている。

【００５７】横方向フィルタ１０２におけるＣデータ用
のフィルタ部分は、Ｃｂデータ用のフィルタ部分と、Ｃ
ｒデータ用のフィルタ部分とに分離されてはいない。す
なわち、Ｃｂデータ用のフィルタ部分とＣｒデータ用の
フィルタ部分として共通なフィルタ部分が用いられてい
る。これは、出力データの系列がＣｂ，Ｙ，Ｃｒ，Ｙの
繰り返しであるので、共通なフィルタ部分をＣｂデータ
用とＣｒデータ用で時分割で用いられること、共通にす
ることにより別個に設けるより構成を小規模にできるこ
とに基づいている。

【００５８】横方向フィルタ１０２におけるＣデータ用
のフィルタ部分は、横方向フィルタ処理待ちＣｂデータ
レジスタ１２９、横方向フィルタ処理待ちＣｒデータレ
ジスタ１３０、セレクタ１３１、２個の乗算器１３２及
び１３３、加算器１３４、累算器１３５、並びに、デー
タ幅変換器１３６から構成されている。

【００５９】横方向フィルタ処理待ちＣｂデータレジス
タ１２９は、横方向の補間処理に供する最も多いデータ
数よりも多い段数（例えば６段）のレジスタ部でなり、
縦フィルタ１０１のＣｂデータ用のフィルタ部（従って
データ幅変換器１１５）から出力されたＣｂデータを、
制御回路１０３の制御下でいずれかの段のレジスタ部に
格納保持するものである。この横方向フィルタ処理待ち
Ｃｂデータレジスタ１２９の段数は、出力データの系列
がＣｂ，Ｙ，Ｃｒ，Ｙの繰り返しであって、Ｃｂデータ
の出力タイミングが間欠的であり、横方向のＣｂデータ
のフィルタリングに待ち時間が生じることをも考慮して
定められている。

【００６０】同様に、横方向フィルタ処理待ちＣｒデー
タレジスタ１３０も、横方向の補間処理に供する最も多
いデータ数よりも多い段数（例えば６段）のレジスタ部
でなり、縦フィルタ１０１のＣｒデータ用のフィルタ部
（従ってデータ幅変換器１２０）から出力されたＣｒデ
ータを、制御回路１０３の制御下でいずれかの段のレジ
スタ部に格納保持するものである。この横方向フィルタ
処理待ちＣｒデータレジスタ１３０の段数は、出力デー
タの系列がＣｂ，Ｙ，Ｃｒ，Ｙの繰り返しであって、Ｃ
ｒデータの出力タイミングが間欠的であり、横方向のＣ
ｒデータのフィルタリングに待ち時間が生じることをも
考慮して定められている。

【００６１】セレクタ１３１は、横方向フィルタ処理待
ちＣｂデータレジスタ１２９又は横方向フィルタ処理待
ちＣｒデータレジスタ１３０に保持されているＣｂデー
タ又はＣｒデータを、制御回路１０３の制御下で２個選
択して乗算器１３２及び１３３に与えるものである。

【００６２】なお、制御回路１０３は、出力端子１２１
からＣｂデータを出力させるタイミングであれば、Ｃｂ
データレジスタ１２９に保持されているＣｂデータを選
択させるように、しかも、補間に供するＮ個の縦方向の
補間処理後のＣｂデータを２個ずつ順次出力させるよう
にＣｂデータレジスタ１２９及びセレクタ１３１を制御
する。また、制御回路１０３は、出力端子１２１からＣ
ｒデータを出力させるタイミングであれば、Ｃｒデータ
レジスタ１３０に保持されているＣｒデータを選択させ
るように、しかも、補間に供するＮ個の縦方向の補間処
理後のＣｒデータを２個ずつ順次パラレル出力させるよ
うにＣｒデータレジスタ１３０及びセレクタ１３１を制
御する。

【００６３】各乗算器１３２、１３３はそれぞれ、セレ
クタ１３１から与えられたＣｂデータ又はＣｒデータ
に、制御回路１０３から与えられた重み付け係数（例え
ば、上述した図５（ｂ）や後述する図９（ｂ）参照）を
乗算して加算器１３４に与えるものである。

【００６４】加算器１３４は、制御回路１０３の制御下
で、両乗算器１３２及び１３３からの係数乗算後のＣｂ
データ又はＣｒデータを加算して累算器１３５に与える
ものである。

【００６５】累算器１３５は、制御回路１０３の制御下
で、横方向の出力Ｃｂデータ又は出力Ｃｒデータを形成
させるタイミングになった時点でクリアされ、その後、
到来するＮ／２個の加算器１３４からのデータを累算す
るものである。

【００６６】データ幅変換器１３６は、Ｎ個の係数乗算
後のＣｂデータ又はＣｒデータを累算したＣｂデータ又
はＣｒデータが累算器１３５で得られたときに、制御回
路１０３の制御により、その累算データを取り込み、そ
のデータを所定のデータ幅のデータに変換して（例え
ば、下位８ビットを除外する）、横方向の補間が終了し
たＣｂデータ又はＣｒデータとして出力するものであ
る。データ幅変換器１３６からのＣｂデータ又はＣｒデ
ータは、セレクタ１２２に入力される。

【００６７】すなわち、この実施形態の場合、横方向の
Ｎ個の入力Ｃデータ（Ｃｂデータ又はＣｒデータ）の重
み付け加算処理は、乗算器１３２及び１３３と、加算器
１３４とによって、Ｎ個の入力Ｃデータを２個ずつに振
り分けた各２個ずつの入力Ｃデータについての重み付け
加算処理を行い、その各２個ずつの入力Ｃデータについ
ての重み付け加算結果を、累算器１３５が累算処理して
総和を求めることで行うようになされている。

【００６８】ここで、横方向のＣデータ（Ｃｂデータ又
はＣｒデータ）の重み付け加算処理も、縦方向での重み
付け加算処理と同様に、Ｎ個の入力Ｃデータ（Ｃｂデー
タ又はＣｒデータ）の全てを順次、１個の乗算器に与え
て重み付け係数と乗算し、そのＮ個の乗算結果を、累算
器が累算処理することにより総和を求めることで行うよ
うにすることも考えられる。

【００６９】しかし、このようにした場合には、出力デ
ータの系列がＣｂ，Ｙ，Ｃｒ，Ｙの繰り返しであって、
横方向の補間処理後の１個のＣｂデータ又はＣｒデータ
を形成させるに許容される処理時間が短いため、縦方向
フィルタ１０１でのクロックよりも高速なクロックを横
方向フィルタ１０２が用いることが必要となる。

【００７０】そのため、この実施形態においては、上述
したように、２個のＣデータ毎に係数乗算処理を並列的
に行うことで、重み付け加算処理に要する時間を短く
し、横方向フィルタ１０２（ここではＣデータ用のフィ
ルタ部分）での処理クロックとして、縦方向フィルタ１
０１の処理クロックと同一のものを適用できるようにし
ている。

【００７１】セレクタ１２２は、制御回路１０３の制御
下で、データ幅変換器１２７からの出力Ｙデータ、出力
Ｙデータレジスタ１２８に保持されている出力Ｙデー
タ、データ幅変換器１３６からの出力Ｃデータ（Ｃｂデ
ータ又はＣｒデータ）を選択して出力端子１２１に与え
るものである。制御回路１０３は、上述したように、出
力データの系列がＣｂ，Ｙ，Ｃｒ，Ｙの繰り返しになる
ようにセレクタ１２２を制御する。

【００７２】制御回路１０３は、上述したように、当該
画像フィルタ回路１００の各部の動作タイミングや、乗
算に供する重み付け係数の出力などを制御するものであ
る。

【００７３】この実施形態の場合、フィルタモードとし
て複数のフィルタモードを有し、制御回路１０３は、外
部からのフィルタモード信号が指示しているフィルタモ
ードに応じて、当該画像フィルタ回路１００の各部の動
作タイミングや、乗算に供する重み付け係数の出力など
を制御する。

【００７４】なお、以下の動作説明においては、当該画
像フィルタ回路１００が対応できるフィルタモードが拡
大フィルタモード及びパンスキャンフィルタモードの２
個であるとして説明を行う。

【００７５】（Ｂ）実施形態の動作 （Ｂ−１）拡大フィルタモードでの動作 次に、この実施形態の画像フィルタ回路における拡大フ
ィルタモードでの動作を説明する。

【００７６】この拡大フィルタモードでの処理は、例え
ば、ＭＰＥＧ１やＭＰＥＧ２−Ｌｏｗ Ｉｅｖｅｌなど
の小さい復号画像に対して行なわれる処理であり、各方
向の補間処理（フィルタリング処理）はそれぞれ、上述
した図４及び図５に従うものとする。

【００７７】以下では、この実施形態の画像フィルタ回
路における拡大フィルタモードでの動作を、縦方向フィ
ルタ１０１の動作、横方向フィルタ１０２の動作の順に
説明する。

【００７８】なお、制御回路１０３は、ある縦方向位置
のライン上の各画素位置についての縦方向のフィルタリ
ングを縦方向フィルタ１０１に実行させて横方向フィル
タ１０２に引き渡させ、その横方向ライン上での横方向
のフィルタリング処理を実行させ、その後、次の縦方向
位置のライン上の縦方向のフィルタリングを縦方向フィ
ルタ１０１に実行させて横方向フィルタ１０２に引き渡
させ、その横方向ライン上での横方向のフィルタリング
処理を実行させ、以下、同様な順序でフィルタリング処
理を実行させるように各部を制御する。すなわち、出力
データの系列がラスタスキャン状になるように各部を制
御する。

【００７９】今、縦方向フィルタ１０１及び横方向フィ
ルタ１０２の接続点ＴＹに、図４（ａ）に符号ＹＹ１で
示す画素位置の出力Ｙデータ（縦方向の補間処理後のＹ
データ）を出力させるタイミングになると、制御回路１
０３は、図示しない復号データ画像メモリ、Ｙデータレ
ジスタ１０５及びセレクタ１０６を制御して、出力Ｙデ
ータの画素位置ＹＹ１に対して、図４（ａ）に示す位置
関係にある補間演算に供する４個の入力Ｙデータを、セ
レクタ１０６からシリアルに出力させる。

【００８０】また、制御回路１０３は、セレクタ１０６
から４個の入力Ｙデータが順次出力されるタイミングに
合わせて、４個の重み付け係数［−１２，１４０，１４
０，−１２］を順次乗算器１０７に出力する。これによ
り、乗算器１０７からは、４個の入力Ｙデータのそれぞ
れに対して、対応する重み付け係数−１２，１４０，１
４０，−１２が乗算された４個の乗算結果データがシリ
アルに出力される。累算器１０８は、４個の乗算結果デ
ータが入力され始まる前に、制御回路１０３によってク
リアされており、４個の乗算結果データは、累算器１０
８によって累算されて総和が求められ、その総和のデー
タ幅がデータ幅変換器１０９によって変換され（例えば
下位８ビットを切り捨てる；２５６で割っていることに
相当）、その出力データが、縦方向の補間処理が終了し
た出力Ｙデータとなり、横方向フィルタ処理待ちＹデー
タレジスタ１２３に格納される。

【００８１】また、縦方向フィルタ１０１及び横方向フ
ィルタ１０２の接続点ＴＹに、図４（ａ）に符号ＹＹ２
で示す画素位置の出力Ｙデータ（縦方向の補間処理後の
Ｙデータ）を出力させるタイミングになると、制御回路
１０３は、図示しない復号データ画像メモリ、Ｙデータ
レジスタ１０５及びセレクタ１０６を制御して、出力Ｙ
データの画素位置ＹＹ２に対して、図４（ａ）に示す位
置関係にある補間演算に供する４個の入力Ｙデータを、
セレクタ１０６からシリアルに出力させる。

【００８２】また、制御回路１０３は、セレクタ１０６
から４個の入力Ｙデータが順次出力されるタイミングに
合わせて、４個の重み付け係数［０，０，２５６，０］
を順次乗算器１０７に出力する。これにより、乗算器１
０７からは、４個の入力Ｙデータのそれぞれに対して、
対応する重み付け係数０，０，２５６，０が乗算された
４個の乗算結果データがシリアルに出力される。累算器
１０８は、４個の乗算結果データが入力され始まる前
に、制御回路１０３によってクリアされており、４個の
乗算結果データは、累算器１０８によって累算されて総
和が求められ、その総和のデータ幅がデータ幅変換器１
０９によって変換され、その出力データが、縦方向の補
間処理が終了した出力Ｙデータとなり、横方向フィルタ
処理待ちＹデータレジスタ１２３に格納される。

【００８３】次に、縦方向フィルタ１０１におけるＣデ
ータの補間動作を説明する。以下では、図４（ｂ）の符
号ＣＹ１の画素位置を例に動作を説明するが、時間軸上
では、ＣＹ３、ＣＹ４、ＣＹ１、ＣＹ２の順に処理が行
われている。

【００８４】縦方向フィルタ１０１及び横方向フィルタ
１０２の接続点ＴＣｂ、ＴＣｒに、図４（ｂ）に符号Ｃ
Ｙ１で示す画素位置の出力Ｃｂデータ（縦方向の補間処
理後のＣｂデータ）及び出力Ｃｒデータ（縦方向の補間
処理後のＣｒデータ）を出力させるタイミングになる
と、制御回路１０３は、図示しない復号データ画像メモ
リ、Ｃｂデータレジスタ１１１、セレクタ１１２、Ｃｒ
データレジスタ１１６及びセレクタ１１７を制御して、
出力Ｃｂデータ及び出力Ｃｒデータの画素位置（ＣＹ
１）に対して、図４（ｂ）に示す位置関係にある補間演
算に供する４個の入力Ｃｂデータをセレクタ１１２から
シリアルに出力させると共に、４個の入力Ｃｒデータを
セレクタ１１７からシリアルに出力させる。

【００８５】なお、上述したように、入力Ｃデータは、
Ｃｂデータ（上位側）及びＣｒデータ（下位側）に分離
されてそれぞれの処理系に入力される。

【００８６】また、制御回路１０３は、セレクタ１１２
から４個の入力Ｃｂデータが順次出力されると共に、セ
レクタ１１７から４個の入力Ｃｒデータが順次出力され
るタイミングに合わせて、４個の重み付け係数［−７，
６５，２１１，−１３］を順次乗算器１１３及び１１８
に出力する。

【００８７】これにより、乗算器１１３からは、４個の
入力Ｃｂデータのそれぞれに対して、対応する重み付け
係数−７，６５，２１１，−１３が乗算された４個の乗
算結果データがシリアルに出力され、この４個の乗算結
果データが出力され始まる前に、制御回路１０３によっ
てクリアされている累算器１１４によって、４個の乗算
結果データが累算されて総和が求められ、求められた総
和のデータ幅がデータ幅変換器１１５によって変換さ
れ、その出力データが、縦方向の補間処理が終了した出
力Ｃｂデータとなり、横方向フィルタ処理待ちＣｂデー
タレジスタ１２９に格納される。

【００８８】また、このとき、並行して、乗算器１１８
からは、４個の入力Ｃｒデータのそれぞれに対して、対
応する重み付け係数−７，６５，２１１，−１３が乗算
された４個の乗算結果データがシリアルに出力され、こ
の４個の乗算結果データが出力され始まる前に、制御回
路１０３によってクリアされている累算器１１９によっ
て、４個の乗算結果データが累算されて総和が求めら
れ、求められた総和のデータ幅がデータ幅変換器１２０
によって変換され、その出力データが、縦方向の補間処
理が終了した出力Ｃｒデータとなり、横方向フィルタ処
理待ちＣｒデータレジスタ１３０に格納される。

【００８９】縦方向フィルタ１０１及び横方向フィルタ
１０２の接続点ＴＣｂ、ＴＣｒに、図４（ｂ）に符号Ｃ
Ｙ２〜ＣＹ４で示す画素位置の出力Ｃｂデータ（縦方向
の補間処理後のＣｂデータ）及び出力Ｃｒデータ（縦方
向の補間処理後のＣｒデータ）を出力させるタイミング
においても、使用する重み付け係数は異なるが、上記の
場合と同様に動作するので、その説明は省略する。

【００９０】ここで、制御回路１０３は、縦方向フィル
タ１０１及び横方向フィルタ１０２間の３個の接続点Ｔ
Ｙ、ＴＣｂ、ＴＣｒには、同一画素位置の縦方向の補間
処理後のＹデータ、ＣＢデータ、ＣＲデータが生じるよ
うに図示しない復号データ画像メモリや縦方向フィルタ
１０１を制御する。

【００９１】以上では、縦方向の補間に供する４個の入
力データ（Ｙデータ又はＣデータ）が全て存在する画素
位置での補間動作を説明したが、以下では、縦方向の補
間に供する４個の入力データの一部データが存在してい
ない画像上の端部近傍の画素位置での補間動作を説明す
る。

【００９２】縦方向については、画像上の上端部分及び
下端部分において、縦方向の補間に供する４個の入力デ
ータが全て存在していないことが生じる。

【００９３】この実施形態の場合、画像上の上端部分に
おいて、補間処理に供する不足して入力データとして、
存在している最上端の入力データを重複して利用するこ
ととしている。例えば、補間処理に供する入力データと
して、第１及び第２の横方向ラインの２個の入力データ
のみが存在する補間位置については、第１、第１、第１
及び第２の横方向ラインの入力データの４個の入力デー
タを用いた補間処理を行い、補間処理に供する入力デー
タとして、第１〜第３の横方向ラインの３個の入力デー
タのみが存在する補間位置については、第１、第１、第
２及び第３の横方向ラインの入力データの４個の入力デ
ータを用いた補間処理を行う。

【００９４】図６は、セレクタ１０６、１１２、１１３
からこのような重複入力データを含む４個の入力データ
（入力Ｙデータ、入力Ｃｂデータ、入力Ｃｒデータ）を
出力させるための各部タイミングチャート例である。

【００９５】図６において、クロックは、当該画像フィ
ルタ回路１００における動作クロックであり、Ｙリード
イネーブル及びＣリードイネーブルはそれぞれ、図示し
ない復号データ画像メモリに対する読出しイネーブル信
号である。出力系列はＣｂ，Ｙ，Ｃｒ，Ｙ…であり、Ｃ
ｂデータ及びＣｒデータは同時に入力されるため、入力
レートはＹデータの半分で良く、そのため、Ｃリードイ
ネーブルはＨレベルとＬレベルとを交互にとるようにな
されている。

【００９６】入力Ｙデータは、図示しない復号データ画
像メモリから読み出されたものであり、数字「ｘｙ」
は、Ｙデータが存在するラインの順番で第ｘ＋１のライ
ンと第ｙ＋１の画素の入力Ｙデータであることを表して
いる。図６に示している先頭側の入力Ｙデータは、出力
側における第１の横方向ラインの補間Ｙデータ（出力Ｙ
データ）を形成するためのものである。

【００９７】この場合において、第ｘ＋１の横方向ライ
ンと第ｙ＋１の縦方向ラインとの交点の画素位置の補間
Ｙデータ（出力Ｙデータ）を形成するために、「０
０」、「１０」、「２０」、「３０」が出力されている
が、Ｙデータレジスタ段１０５１に対するライトイネー
ブルが「００」のタイミングで発生され、また、Ｙデー
タレジスタ段１０５２に対するライトイネーブルが「１
０」のタイミングで発生され、「２０」、「３０」の出
力タイミングでは、Ｙデータレジスタ段１０５１及び１
０５２に対するライトイネーブルが共に発生されていな
いので、入力Ｙデータ「２０」及び「３０」は格納され
ることなく廃棄される。

【００９８】セレクタ１０６に対するセレクト信号は、
４個の入力Ｙデータを出力する前半の３／４の期間でＹ
データレジスタ段１０５１を指示し、後半の１／４の期
間で他方のＹデータレジスタ段１０５２を指示している
ので、セレクタ１０６から出力されて乗算器１０７に与
えられる入力Ｙデータは、「００」、「００」、「０
０」、「１０」となる。すなわち、補間処理に供する入
力データとして、第１及び第２の横方向ラインの２個の
入力データのみが存在する補間位置については、第１、
第１、第１及び第２の横方向ラインの入力データの４個
の入力データが乗算器１０７に出力される。

【００９９】乗算器１０６以降の処理は、縦方向の補間
に供する４個の入力Ｙデータが全て存在する画素位置で
の上述した補間動作と同様である。

【０１００】また、入力Ｃデータは、図示しない復号デ
ータ画像メモリから読み出されたものであり、数字「ａ
ｂ」は、Ｃデータが存在するラインの順番で第ａ＋１の
横方向ラインと第ｂ＋１の縦方向ラインとの交点の画素
位置の入力Ｙデータであることを表している。図６に示
している先頭側の入力Ｃデータは、出力側における第１
の横方向ラインの補間Ｃデータ（出力Ｃデータ）を形成
するためのものである。

【０１０１】この場合において、第ａ＋１の横方向ライ
ンと第ｂ＋１の縦方向ラインとの交点の画素位置の補間
Ｙデータ（出力Ｙデータ）を形成するために、「０
０」、「１０」、「２０」、「３０」が出力されている
が、Ｃｂデータレジスタ段１１１１及びＣｒデータレジ
スタ段１１６１に対するライトイネーブルが「００」の
タイミングで発生され、また、Ｃｂデータレジスタ段１
１１２及びＣｒデータレジスタ段１１６２に対するライ
トイネーブルが「１０」のタイミングで発生され、「２
０」、「３０」の出力タイミングでは、各レジスタ段に
対するライトイネーブルが共に発生されていないので、
入力Ｃデータ「２０」及び「３０」は格納されることな
く廃棄される。

【０１０２】セレクタ１１２又は１１７に対するセレク
ト信号は、４個の入力Ｃｂデータ又は入力Ｃｒデータを
出力する前半の３／４の期間でＣｂデータレジスタ段１
１１１及びＣｒデータレジスタ段１１６１を指示し、後
半の１／４の期間で他方のＣｂデータレジスタ段１１１
２及びＣｒデータレジスタ段１１６２を指示しているの
で、セレクタ１１２、１１７から出力されて乗算器１１
３、１１８に与えられる入力Ｃｂデータ、Ｃｒデータ
は、「００」、「００」、「００」、「１０」について
のものとなる。すなわち、補間処理に供する入力データ
として、第１及び第２の横方向ラインの２個の入力デー
タのみが存在する補間位置については、第１、第１、第
１及び第２の横方向ラインの入力データの４個の入力デ
ータが乗算器１１３、１１８に出力される。

【０１０３】各乗算器１１３、１１８以降の補間処理
は、縦方向の補間に供する４個の入力Ｃｂデータ、Ｃｒ
データが全て存在する画素位置での上述した補間動作と
同様である。

【０１０４】また、この実施形態の場合、画像上の下端
部分において、補間処理に供する不足して入力データと
して、存在している最下端の入力データを重複して利用
することとしている。例えば、補間処理に供する入力デ
ータとして、第Ｐ−１及び第Ｐの横方向ライン（第Ｐの
横方向ラインは最下端ラインとする）の２個の入力デー
タのみが存在する補間位置については、第Ｐ−１、第
Ｐ、第Ｐ及び第Ｐの横方向ラインの入力データの４個の
入力データを用いた補間処理を行い、補間処理に供する
入力データとして、第Ｐ−２〜第Ｐの横方向ラインの３
個の入力データのみが存在する補間位置については、第
Ｐ−２、第Ｐ−１、第Ｐ及び第Ｐの横方向ラインの入力
データの４個の入力データを用いた補間処理を行う。

【０１０５】タイミングチャートの図示は省略するが、
例えば、補間処理に供する入力Ｙデータとして、第Ｐ−
１及び第Ｐの横方向ラインの２個の入力Ｙデータのみが
存在する補間位置については、図示しない復号データ画
像メモリから、第Ｐ−１及び第Ｐの横方向ラインの２個
の入力Ｙデータと、２個のダミーデータをこの順に出力
させ、第Ｐ−１の横方向ラインの入力Ｙデータをレジス
タ段１０５１にラッチさせ、第Ｐの横方向ラインの入力
Ｙデータをレジスタ段１０５２にラッチさせ、ダミーデ
ータをレジスタ段１０５１及び１０５２にラッチさせる
ことなく廃棄させ、セレクタ１０６によって、４個の入
力Ｙデータを出力する前半の１／４の期間でＹデータレ
ジスタ段１０５１から第Ｐ−１の横方向ラインの入力Ｙ
データを出力させ、後半の３／４の期間で他方のＹデー
タレジスタ段１０５２から第Ｐの横方向ラインの入力Ｙ
データを出力させ、乗算器１０７に対して、第Ｐ−１、
第Ｐ、第Ｐ及び第Ｐの横方向ラインの入力データの４個
の入力データを補間処理に供する入力Ｙデータとして与
える。

【０１０６】この場合も、乗算器１０６以降の処理は、
縦方向の補間に供する４個の入力Ｙデータが全て存在す
る画素位置での上述した補間動作と同様である。

【０１０７】詳述は避けるが、入力Ｃデータ（Ｃｂデー
タ及びＣｒデータ）についての最下端処理も、上記と同
様に行う。

【０１０８】縦方向フィルタ１０１の入力データ用のレ
ジスタ１０５、１１１及び１１６を２段構成とすること
により、上述したような画像端部での入力データの重複
選択が可能となっている。

【０１０９】因みに、画像端部以外での画素位置の場合
には、順次入力される４個の入力データの１個を同一の
レジスタ段に格納しては直ちに読み出して乗算器に与え
れば良いので、この場合だけを考慮すると、縦方向フィ
ルタ１０１の入力データ用のレジスタ１０５、１１１及
び１１６は１段で十分である。

【０１１０】次に、横方向フィルタ１０２におけるフィ
ルタリング動作（補間動作）を説明する。

【０１１１】横方向フィルタ処理待ちＹデータレジスタ
１２３には、縦方向の補間処理が終了した同一の横方向
ラインについての連続した６個の画素位置のＹデータが
格納されている。また、横方向フィルタ処理待ちＣｂデ
ータレジスタ１２９には、縦方向の補間処理が終了した
同一の横方向ラインについての連続した６個の画素位置
のＣｂデータが格納されており、横方向フィルタ処理待
ちＣｒデータレジスタ１３０には、縦方向の補間処理が
終了した同一の横方向ラインについての連続した６個の
画素位置のＣｒデータが格納されている。

【０１１２】今、出力端子１２１から、図５（ａ）に符
号ＹＸ１で示す画素位置の出力Ｙデータ（横方向の補間
処理後のＹデータ）を出力させるタイミングになると、
制御回路１０３は、Ｙデータレジスタ１２３及びセレク
タ１２４を制御して、出力ＹデータＹＸ１の画素位置に
対して、図５（ａ）に示す位置関係にある補間演算に供
する４個のＹデータを、セレクタ１２４からシリアルに
出力させる。

【０１１３】また、制御回路１０３は、セレクタ１２３
から４個のＹデータが順次出力されるタイミングに合わ
せて、４個の重み付け係数［−１２，１４０，１４０，
−１２］を順次乗算器１２５に出力する。これにより、
乗算器１２５からは、４個の入力Ｙデータのそれぞれに
対して、対応する重み付け係数−１２，１４０，１４
０，−１２が乗算された４個の乗算結果データがシリア
ルに出力される。累算器１２７は、４個の乗算結果デー
タが入力され始まる前に、制御回路１０３によってクリ
アされており、４個の乗算結果データは、累算器１２６
によって累算されて総和が求められ、求められた総和の
データ幅がデータ幅変換器１２７によって変換され（下
位８ビットを切り捨てる；２５６で割っていることに相
当）、その出力データが、横方向の補間処理が終了した
出力Ｙデータとなり、セレクタ１２２を介して出力端子
１２１から出力される。

【０１１４】なお、制御回路１０３は、上述したよう
に、出力ＹデータＹＸ１の画素位置に対して、図５
（ａ）に示す位置関係にある補間演算に供する４個のＹ
データを、セレクタ１２４からシリアルに出力させてい
る際において、その３番目のデータ（横方向の補間処理
後のＹデータとしてそのまま用いることができる画素位
置のＹデータ）がセレクタ１２４から出力されていると
きに、出力Ｙデータレジスタ１２８に対してライトイネ
ーブルを与えて、その３番目のデータを出力Ｙデータレ
ジスタ１２８に格納させる。

【０１１５】出力端子１２１から、上述したように補間
処理したＹデータ（図５（ａ）におけるＹデータＹＸ
１）を出力させた後には、出力端子１２１から、Ｃｒデ
ータを出力させるタイミングとなる。

【０１１６】このときは、出力端子１２１から、図５
（ｂ）に符号ＣＸ１で示す画素位置の出力Ｃｒデータ
（横方向の補間処理後のＣｒデータ）を出力させるタイ
ミングである。

【０１１７】このとき、制御回路１０３は、Ｃｒデータ
レジスタ１３０及びセレクタ１３１を制御して、まず、
出力Ｃｒデータの画素位置ＣＸ１に対して、図５（ｂ）
に示す位置関係にある補間演算に供する４個のＣｒデー
タの内の左側の２個のＣｒデータを、セレクタ１３１を
介して、２個の乗算器１３２及び１３３にパラレルに出
力させると共に、これに同期して、乗算器１３２には重
み付け係数−１２を、他方の乗算器１３３には重み付け
係数１４０に与える。このとき得られた２個の乗算結果
データは、加算器１３４で加算されてクリア状態になっ
ている累算器１３５に格納される。

【０１１８】次いで、制御回路１０３は、Ｃｒデータレ
ジスタ１３０及びセレクタ１３１を制御して、出力Ｃｒ
データの画素位置ＣＸ１に対して、図５（ｂ）に示す位
置関係にある補間演算に供する４個のＣｒデータの内の
右側の２個のＣｒデータを、セレクタ１３１を介して、
２個の乗算器１３２及び１３３にパラレルに出力させる
と共に、これに同期して、乗算器１３２には重み付け係
数１４０を、他方の乗算器１３３には重み付け係数−１
２に与える。このとき得られた２個の乗算結果データ
は、加算器１３４で加算された後、その時点で累算器１
３５に格納されているデータと累算される。

【０１１９】このときの累算データのデータ幅がデータ
幅変換器１３６によって変換され、その出力データが、
横方向の補間処理が終了した出力Ｃｒデータとなり、セ
レクタ１２２を介して出力端子１２１から出力される。

【０１２０】次には、出力端子１２１からＹデータを出
力するタイミングになる。このときは、出力端子１２１
から、図５（ａ）に符号ＹＸ２で示す画素位置の出力Ｙ
データを出力させるタイミングである。

【０１２１】このときには、制御回路１０３は、重み付
け加算処理を実行させることなく、図５（ａ）に符号Ｙ
Ｘ１で示す画素位置の出力Ｙデータを形成させる上述し
た処理の際に出力Ｙデータレジスタ１２８に格納された
Ｙデータを、セレクタ１２２を介して出力端子１２１か
ら出力される。

【０１２２】次には、出力端子１２１から、Ｃｂデータ
を出力させるタイミングとなる。このときは、出力端子
１２１から、図５（ｂ）に符号ＣＸ２で示す画素位置の
出力Ｃｂデータを出力させるタイミングである。

【０１２３】このとき、制御回路１０３は、Ｃｂデータ
レジスタ１２９及びセレクタ１３１を制御して、まず、
出力Ｃｂデータの画素位置ＣＸ２に対して、図５（ｂ）
に示す位置関係にある補間演算に供する４個のＣｂデー
タの内の左側の２個のＣｂデータを、セレクタ１３１を
介して、２個の乗算器１３２及び１３３にパラレルに出
力させると共に、これに同期して、乗算器１３２には重
み付け係数０を、他方の乗算器１３３にも重み付け係数
０に与える。このとき得られた２個の乗算結果データ
は、加算器１３４で加算されてクリア状態になっている
累算器１３５に格納される。

【０１２４】次いで、制御回路１０３は、Ｃｂデータレ
ジスタ１２９及びセレクタ１３１を制御して、出力Ｃｂ
データの画素位置ＣＸ２に対して、図５（ｂ）に示す位
置関係にある補間演算に供する４個のＣｂデータの内の
右側の２個のＣｂデータを、セレクタ１３１を介して、
２個の乗算器１３２及び１３３にパラレルに出力させる
と共に、これに同期して、乗算器１３２には重み付け係
数２５６を、他方の乗算器１３３には重み付け係数０に
与える。このとき得られた２個の乗算結果データは、加
算器１３４で加算された後、その時点で累算器１３５に
格納されているデータと累算される。

【０１２５】このときの累算データのデータ幅がデータ
幅変換器１３６によって変換され、その出力データが、
横方向の補間処理が終了した出力Ｃｂデータとなり、セ
レクタ１２２を介して出力端子１２１から出力される。

【０１２６】次には、出力端子１２１からＹデータを出
力するタイミングになる。このときは、出力端子１２１
から、図５（ａ）に符号ＹＸ３で示す画素位置の出力Ｙ
データを出力させるタイミングである。

【０１２７】このときの横方向についてのＹデータ補間
動作は、上述した図５（ａ）に符号ＹＸ１で示す画素位
置の出力Ｙデータを形成、出力させる際の処理と同様で
あるので、その説明は省略する。

【０１２８】次には、出力端子１２１から、Ｃｒデータ
を出力させるタイミングとなる。このときは、出力端子
１２１から、図５（ｂ）に符号ＣＸ２で示す画素位置の
出力Ｃｒデータを出力させるタイミングである。

【０１２９】このとき、制御回路１０３は、Ｃｒデータ
レジスタ１３０及びセレクタ１３１を制御して、まず、
出力Ｃｒデータの画素位置ＣＸ２に対して、図５（ｂ）
に示す位置関係にある補間演算に供する４個のＣｒデー
タの内の左側の２個のＣｒデータを、セレクタ１３１を
介して、２個の乗算器１３２及び１３３にパラレルに出
力させると共に、これに同期して、乗算器１３２には重
み付け係数０を、他方の乗算器１３３にも重み付け係数
０に与える。このとき得られた２個の乗算結果データ
は、加算器１３４で加算されてクリア状態になっている
累算器１３５に格納される。

【０１３０】次いで、制御回路１０３は、Ｃｒデータレ
ジスタ１３０及びセレクタ１３１を制御して、出力Ｃｒ
データの画素位置ＣＸ２に対して、図５（ｂ）に示す位
置関係にある補間演算に供する４個のＣｒデータの内の
右側の２個のＣｒデータを、セレクタ１３１を介して、
２個の乗算器１３２及び１３３にパラレルに出力させる
と共に、これに同期して、乗算器１３２には重み付け係
数２５６を、他方の乗算器１３３には重み付け係数０に
与える。このとき得られた２個の乗算結果データは、加
算器１３４で加算された後、その時点で累算器１３５に
格納されているデータと累算される。

【０１３１】このときの累算データのデータ幅がデータ
幅変換器１３６によって変換され、その出力データが、
横方向の補間処理が終了した出力Ｃｒデータとなり、セ
レクタ１２２を介して出力端子１２１から出力される。

【０１３２】次には、出力端子１２１からＹデータを出
力するタイミングになる。このときは、出力端子１２１
から、図５（ａ）に符号ＹＸ４で示す画素位置の出力Ｙ
データを出力させるタイミングである。

【０１３３】このときの横方向についてのＹデータ補間
動作は、上述した図５（ａ）に符号ＹＸ２で示す画素位
置の出力Ｙデータを形成、出力させる際の処理と同様で
あるので、その説明は省略する。

【０１３４】次には、出力端子１２１から、Ｃｂデータ
を出力させるタイミングとなる。このときは、出力端子
１２１から、図５（ｂ）に符号ＣＸ３で示す画素位置の
出力Ｃｂデータを出力させるタイミングである。

【０１３５】このとき、制御回路１０３は、Ｃｂデータ
レジスタ１２９及びセレクタ１３１を制御して、まず、
出力Ｃｂデータの画素位置ＣＸ３に対して、図５（ｂ）
に示す位置関係にある補間演算に供する４個のＣｂデー
タの内の左側の２個のＣｂデータを、セレクタ１３１を
介して、２個の乗算器１３２及び１３３にパラレルに出
力させると共に、これに同期して、乗算器１３２には重
み付け係数−１２を、他方の乗算器１３３に重み付け係
数１４０に与える。このとき得られた２個の乗算結果デ
ータは、加算器１３４で加算されてクリア状態になって
いる累算器１３５に格納される。

【０１３６】次いで、制御回路１０３は、Ｃｂデータレ
ジスタ１２９及びセレクタ１３１を制御して、出力Ｃｂ
データの画素位置ＣＸ３に対して、図５（ｂ）に示す位
置関係にある補間演算に供する４個のＣｂデータの内の
右側の２個のＣｂデータを、セレクタ１３１を介して、
２個の乗算器１３２及び１３３にパラレルに出力させる
と共に、これに同期して、乗算器１３２には重み付け係
数１４０を、他方の乗算器１３３には重み付け係数−１
２に与える。このとき得られた２個の乗算結果データ
は、加算器１３４で加算された後、その時点で累算器１
３５に格納されているデータと累算される。

【０１３７】このときの累算データのデータ幅がデータ
幅変換器１３６によって変換され、その出力データが、
横方向の補間処理が終了した出力Ｃｂデータとなり、セ
レクタ１２２を介して出力端子１２１から出力される。

【０１３８】以上のような出力データの系列をＣｂ，
Ｙ，Ｃｒ，Ｙの繰り返しとする動作が、各ラインについ
て繰り返し実行される。

【０１３９】この横方向フィルタ１０２においても、画
像端部に対する処理が、縦方向フィルタ１０１の場合と
ほぼ同様に実行される。すなわち、横方向の補間に供す
る４個の入力データの一部データが存在していない画像
上の端部近傍の画素位置での横方向の補間動作は、縦方
向フィルタ１０１の場合とほぼ同様に実行される。

【０１４０】横方向については、画像上の左端部分及び
右端部分において、横方向の補間に供する４個の入力デ
ータが全て存在していないことが生じる。

【０１４１】この実施形態の場合、画像上の左端部分に
おいて、補間処理に供する不足して入力データとして、
存在している最左端の入力データを重複して利用するこ
ととしている。例えば、補間処理に供する入力データと
して、第１及び第２の画素の２個の入力データのみが存
在する補間位置については、第１、第１、第１及び第２
の画素の入力データの４個の入力データを用いた補間処
理を行い、補間処理に供する入力データとして、第１〜
第３の画素の３個の入力データのみが存在する補間位置
については、第１、第１、第２及び第３の画素の入力デ
ータの４個の入力データを用いた補間処理を行う。

【０１４２】これは、ＹデータについてはＹデータレジ
スタ１２３への書込みを制御することにより、Ｃｂデー
タについてはＣｂデータレジスタ１２９への書込みを制
御することにより、ＣｒデータについてはＣｒデータレ
ジスタ１２３への書込みを制御することにより、実行で
きる。この場合でも、セレクタ１２４、１３１以降の動
作は、横方向の補間に供する４個の入力データが全て存
在している画素位置についての上述した動作と同様であ
る。

【０１４３】なお、書込み制御に代えて、Ｙデータレジ
スタ１２３、Ｃｂデータレジスタ１２９又はＣｒデータ
レジスタ１２３からの読出しを制御して（この場合、セ
レクタ１２４、１３１の制御も変更）端部補間処理を実
現するようにしても良い。

【０１４４】また、この実施形態の場合、画像上の右端
部分において、補間処理に供する不足して入力データと
して、存在している最右端の入力データを重複して利用
することとしている。例えば、補間処理に供する入力デ
ータとして、第Ｑ−１及び第Ｑの縦方向ライン（第Ｑの
縦方向ラインは最右端ラインとする）の２個の入力デー
タのみが存在する補間位置については、第Ｑ−１、第
Ｑ、第Ｑ及び第Ｑの縦方向ラインの入力データの４個の
入力データを用いた補間処理を行い、補間処理に供する
入力データとして、第Ｑ−２〜第Ｑの縦方向ラインの３
個の入力データのみが存在する補間位置については、第
Ｑ−２、第Ｑ−１、第Ｑ及び第Ｑの横方向ラインの入力
データの４個の入力データを用いた補間処理を行う。

【０１４５】この場合も、ＹデータについてはＹデータ
レジスタ１２３への書込みを制御することにより、Ｃｂ
データについてはＣｂデータレジスタ１２９への書込み
を制御することにより、ＣｒデータについてはＣｒデー
タレジスタ１２３への書込みを制御することにより、実
行できる。この場合でも、セレクタ１２４、１３１以降
の動作は、横方向の補間に供する４個の入力データが全
て存在している画素位置についての上述した動作と同様
である。

【０１４６】なお、書込み制御に代えて、Ｙデータレジ
スタ１２３、Ｃｂデータレジスタ１２９又はＣｒデータ
レジスタ１２３からの読出しを制御して（この場合、セ
レクタ１２４、１３１の制御も変更）端部補間処理を実
現するようにしても良い。

【０１４７】（Ｂ−２）パンスキャンフィルタモードで
の動作 次に、この実施形態の画像フィルタ回路におけるパンス
キャンフィルタモードでの動作を説明する。

【０１４８】このパンスキャンフィルタモードでの処理
は、アスペクト比１６：９の画像データを横方向に圧縮
した画像データが伝送されてきた場合に実行されるモー
ドであり、当該画像フィルタ回路１００によって、その
入力画像データを横方向にある一定の割合（例えば４／
３）で伸長した出力画像データを形成する処理モードで
ある。

【０１４９】図７に示すような入力画像データの場合に
おいて、最初にその左側の部分Ｆ１を伸長し、次に、単
位量だけ右にずれた部分Ｆ２を伸長し、さらに、単位量
だけ右にずれた部分Ｆ３を伸長し、以下、同様にして、
伸長する部分を右側に単位量ずつずらせることにより、
カメラが横にパンスキャンしたように見える連続画像が
得られる。

【０１５０】図８は、パンスキャンフィルタモードにお
ける縦方向の補間方法を重み付け係数と共に示す説明図
であり、図９は、パンスキャンフィルタモードにおける
横方向の補間方法を重み付け係数と共に示す説明図であ
る。

【０１５１】パンスキャンフィルタモードにおいては、
縦方向には伸長する（画素数を増大する）必要はない
が、以下のような補間処理を行っている。

【０１５２】縦方向の補間において、Ｙデータについて
は、図８（ａ）に示すように、入力Ｙデータがそのまま
出力Ｙデータになるので、補間に供する４個の入力Ｙデ
ータに対する重み付け係数は、出力Ｙデータの画素位置
に拘わらず、常に、［０，０，２５６，０］である。従
って、縦方向フィルタ１０１のＹデータ用のフィルタ部
の動作は、乗算器１０７に制御回路１０３が全ての出力
画素位置について重み付け係数［０，０，２５６，０］
を出力する点が拡大フィルタモードの場合と異なってお
り、その他の動作は、拡大フィルタモードの場合と同様
である。

【０１５３】また、縦方向の補間において、Ｃデータ
（Ｃｂデータ、Ｃｒデータ）については、図８（ｂ）に
示すように、入力Ｃデータと出力Ｃデータとの画素位置
が１／２画素間ずつずれているので、補間に供する４個
の入力Ｃデータに対する重み付け係数は、［−７，６
５，２１１，−１３］又は［−１３，２１１，６５，−
７］である。従って、縦方向フィルタ１０１のＣデータ
用のフィルタ部の動作は、乗算器１１３及び１１８に制
御回路１０３が出力画素位置の奇数ラインか偶数ライン
かに応じて重み付け係数［−７，６５，２１１，−１
３］又は［−１３，２１１，６５，−７］を出力する点
が拡大フィルタモードの場合と異なっており、その他の
動作は、拡大フィルタモードの場合と同様である。

【０１５４】この実施形態の場合、横方向の補間におい
て、Ｙデータについては、図９（ａ）に示すように、２
個の入力Ｙデータに対する重み付け加算処理によって出
力Ｙデータを形成することとしている。また、出力Ｙデ
ータの画素位置に応じて、図９（ａ）に示すように、重
み付け係数が変化している。

【０１５５】従って、制御回路１０３は、Ｙデータレジ
スタ１２３から補間に供するものとして２個のＹデータ
を順次読み出してセレクタ１２４から乗算器１２５に与
えると共に、それに同期して、２個の重み付け係数を出
力させる点が拡大フィルタモードと異なっており、ま
た、累算器１２６を２個の乗算結果に対してのみ累算さ
せるように制御する点が異なっており、その他の点は拡
大フィルタモードでの動作と同様である。なお、重み付
け係数が［０、２５６］である出力画素位置に対する出
力Ｙデータの形成を出力Ｙデータレジスタ１２８の経路
で行うようにしても良い。

【０１５６】また、この実施形態の場合、横方向の補間
において、Ｃデータ（Ｃｂデータ、Ｃｒデータ）につい
ては、図９（ｂ）に示すように、２個の入力Ｃデータに
対する重み付け加算処理によって出力Ｃデータを形成す
ることとしている。また、出力Ｃデータの画素位置に応
じて、図９（ｂ）に示すように、重み付け係数が変化し
ている。

【０１５７】従って、制御回路１０３は、例えば、Ｃｂ
データレジスタ１２９（又はＣｒデータレジスタ１３
０）から補間に供するものとして２個のＣｂデータ（又
はＣｒデータ）をパラレルに読み出してセレクタ１３１
から乗算器１３２、１３３に与えると共に、それに同期
して、２個の重み付け係数を出力させる点が拡大フィル
タモードと異なっており、また、累算器１２６を加算器
１３４からの１個の加算結果に対してのみ累算させるよ
うに制御する点が異なっており、その他の点は拡大フィ
ルタモードでの動作と同様である。

【０１５８】以上のような縦方向フィルタ１０１及び横
方向フィルタ１０２の動作により、パンスキャンフィル
タモードにおいては、当該画像フィルタ回路１００への
入力データを横方向のみに３／４倍した出力画像データ
を形成することができる。

【０１５９】（Ｃ）実施形態の効果 以上のように、上記実施形態によれば、１個の乗算器
が、１個の出力画素位置のデータを形成させるに必要な
複数の入力データとの重み付け係数の乗算を担うように
したので、補間に供する入力データの画素数が多い方の
拡大フィルタモードを考慮しても、その画素数の２倍よ
り少ない乗算器によって出力データを形成することがで
きる。その結果、回路規模を小さくすることができ、低
消費電力化をはかることができる。

【０１６０】また、出力成分毎に時分割で動作すること
を要し、各成分の補間処理時間が短い横方向フィルタ
は、１個の乗算器が、１個の出力画素位置のデータを形
成させるに必要な複数の入力データとの重み付け係数の
乗算を担うことを維持しつつ、高速クロックではなく、
縦方向フィルタと同じ周波数のクロックで動作できるよ
うに構成したので、動作周波数を低く押さえることがで
き、この点からも、低消費電力化をはかることができ
る。

【０１６１】以上のことから、この実施形態の画像フィ
ルタ回路は、半導体集積回路上に実現するに好適なもの
である。

【０１６２】また、補間に供する入力データの一部が存
在していない画像端部に対しても、存在している入力デ
ータを重複して用いて補間処理を行うようにしているの
で、画像端部の出力データとして良好なものを得ること
ができ、この点で、フィルタリング後の画像品質を向上
させることができる。

【０１６３】さらに、上記実施形態によれば、各部の動
作タイミングや重み付け係数などを変更することによ
り、同一構成で複数のフィルタモードの動作を切り替え
て実行させることができる。すなわち、汎用性が高い画
像フィルタ回路を提供することができる。

【０１６４】因みに、図２に示した従来の画像フィルタ
回路でも、複数のフィルタモードに対応可能にすること
ができる。しかし、以下の理由により、上記実施形態の
方がより柔軟に対応することができる。

【０１６５】図２に示した従来の画像フィルタ回路にお
いて複数のフィルタモードに対応可能にした場合には、
補間に供する入力データの画素数が、縦方向フィルタ又
は横方向フィルタに設けられている並列に乗算処理する
乗算器の数より多いフィルタモードには対応することが
できない。これに対して、この実施形態の場合には、１
個の乗算器が、１個の出力画素位置のデータを形成させ
るに必要な複数の入力データとの重み付け係数の乗算を
担うようにしたので、補間に供する入力データの画素数
が制約を受けず、多くのフィルタモードに対応すること
ができる。なお、上記の説明は、拡大フィルタモード及
びパンスキャンモードで行っているが、これはあくまで
も例示である。

【０１６６】（Ｄ）他の実施形態 なお、上記実施形態は、ＭＰＥＧ復号データに対してフ
ィルタリングを行う画像フィルタ回路を示したが、他の
画像データに対するフィルタリングを行う画像フィルタ
回路に本発明を適用できることは勿論である。例えば、
コンポジットビデオ信号に対する画像フィルタ回路に適
用することもできる。

【０１６７】また、画像を拡大する（縦方向、横方向の
画素数を増大させる）フィルタ回路だけでなく、画像を
縮小する（縦方向、横方向の画素数を減少させる）フィ
ルタ回路にも本発明を適用することができる。

【０１６８】また、上記実施形態は、ノンインターレー
ス方式の画像データを処理するものを示したが、インタ
ーレース方式の画像データを処理する画像フィルタ回路
に適用することができる。各フィールド毎の画像データ
を上記実施形態と同様に処理すれば良い。

【０１６９】さらに、上記実施形態においては、縦方向
フィルタの入力段にデータレジスタ及びセレクタを設け
たものを示したが、図示しない復号データ画像メモリの
読出し制御によって、上記実施形態と同様に乗算器に入
力データを供給できるようにしたときには、縦方向フィ
ルタの入力段のデータレジスタ及びセレクタを省略する
ことができる。

【０１７０】さらにまた、上記実施形態においては、乗
算器が−１〜１の範囲ではない重み付け係数を乗算し、
データ幅変換器がデータ幅を変更することにより出力デ
ータに求められている範囲内の値を得るものを示した
が、乗算器に浮動小数点方式のものを適用し、重み付け
係数として−１〜１の範囲のものを用いた場合には、デ
ータ幅変換器を省略することができる。

【０１７１】また、上記実施形態の２次元画像フィルタ
回路の成分毎の１次元画像フィルタ回路を、独立した１
次元画像フィルタ回路として眺めても特徴を有するもの
である。このような本発明の１次元画像フィルタ回路を
用いて、横方向フィルタリング処理、縦方向フィルタリ
ング処理の順序で処理を行う２次元画像フィルタ回路を
構築しても良い。

【０１７２】さらに、上記実施形態の横方向フィルタに
おけるＣデータ用のフィルタ構成を、より多くの入力画
素データから、出力画素データを形成する場合にも適用
できる。すなわち、出力画素位置に対して所定の位置関
係にあるＳ×Ｔ個の入力画素データを重み付け加算して
出力画素位置の出力画素データを形成する場合におい
て、乗算器をＳ個設けて、Ｓ×Ｔ個のデータをＴ回に分
けてＳ個の乗算器にパラレル出力するようにすれば良
い。

【０１７３】

【発明の効果】以上のように、本発明によれば、１個の
乗算手段が、１個の出力画素位置のデータを形成させる
に必要な複数の入力データとの重み付け係数の乗算を担
うようにしたので、従来より少ない乗算器によって出力
画素データを形成することができ、回路規模を小さくす
ることができると共に、低消費電力化をはかることがで
きる。

【図面の簡単な説明】

【図１】実施形態の構成を示すブロック図である。

【図２】従来の構成を示すブロック図である。

【図３】ＭＰＥＧ復号データの構成例を示す説明図であ
る。

【図４】４：２：０データを４：２：２データに変換す
る縦方向の補間内容の説明図である。

【図５】４：２：０データを４：２：２データに変換す
る横方向の補間内容の説明図である。

【図６】実施形態の画像端部での補間方法の説明用タイ
ミングチャートである。

【図７】実施形態のパンスキャンフィルタモードでのパ
ンスキャンの実現方法の説明図である。

【図８】パンスキャンフィルタモードでの縦方向の補間
内容の説明図である。

【図９】パンスキャンフィルタモードでの横方向の補間
内容の説明図である。

【符号の説明】

１００…２次元画像フィルタ回路、１０１…縦方向フィ
ルタ、１０２…横方向フィルタ、１０３…制御回路、１
０７、１１３、１１８、１２５、１３２、１３３…乗算
器、１０８、１１４、１１９、１２６、１３５…累算
器、１２２、１２４、１３１…セレクタ、１２８…出力
Ｙデータレジスタ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 出力画素位置に対して所定の位置関係に
   ある所定個数の入力画素データを重み付け加算して上記
   出力画素位置の出力画素データを形成する１次元画像フ
   ィルタ回路において、 シリアルに入力されてきた出力画素位置に対して所定の
   位置関係にある所定個数の入力画素データのそれぞれに
   対して、重み付け係数を乗算してシリアルに出力する乗
   算手段と、 この乗算手段から出力された所定個数の乗算結果データ
   を累算して出力画素データを形成する累算手段と、 現在の出力画素位置に応じた重み付け係数を入力画素デ
   ータの入力に同期して上記乗算手段に与えると共に、上
   記累算手段に所定個数の乗算結果データが入力される前
   に上記累算手段をクリアさせる制御手段とを有すること
   を特徴とする画像フィルタ回路。
2. 【請求項２】 出力画素位置に対して所定の位置関係に
   ある所定個数の入力画素データを重み付け加算して上記
   出力画素位置の出力画素データを形成する１次元画像フ
   ィルタ回路において、 シリアルに入力されてきた出力画素位置に対して所定の
   位置関係にある所定個数の入力画素データのそれぞれに
   対して、重み付け係数を乗算してシリアルに出力する乗
   算手段と、 この乗算手段から出力された所定個数の乗算結果データ
   を累算する累算手段と、 シリアルに入力されてきた出力画素位置に対して所定の
   位置関係にある所定個数の入力画素データ中の１個の入
   力画素データをラッチするデータラッチ手段と、 上記累算手段で得られた出力画素データ、又は、上記デ
   ータラッチ手段にラッチされている画素データを出力画
   素データとして選択する選択手段と、 現在の出力画素位置が、所定個数の入力画素データ中の
   １個の入力画素データをそのまま出力画素データとする
   ことができない位置の場合には、現在の出力画素位置に
   応じた重み付け係数を入力画素データの入力に同期して
   上記乗算手段に与えると共に、上記累算手段に所定個数
   の乗算結果データが入力される前に上記累算手段をクリ
   アさせ、かつ、上記選択手段に上記累算手段からの画素
   データを選択させ、一方、現在の出力画素位置が、所定
   個数の入力画素データ中の１個の入力画素データをその
   まま出力画素データとすることができる位置の場合に
   は、その入力画素データを上記ラッチ手段にラッチさせ
   ると共に、上記選択手段に上記ラッチ手段からの画素デ
   ータを選択させる制御手段とを有することを特徴とする
   画像フィルタ回路。
3. 【請求項３】 出力画素位置に対して所定の位置関係に
   あるＳ×Ｔ個の入力画素データを重み付け加算して上記
   出力画素位置の出力画素データを形成する１次元画像フ
   ィルタ回路において、 出力画素位置に対して所定の位置関係にあるＳ×Ｔ個の
   入力画素データをＳ個ずつＴ回に分けてパラレルに出力
   する入力画素データ出力手段と、 パラレル出力されたＳ個の入力画素データの自己に対応
   するものに対して重み付け係数を乗算するＳ個の乗算手
   段と、 これらＳ個の乗算手段の乗算結果データを加算する加算
   手段と、 この加算手段からのＴ個の加算データを累算して出力画
   素データとして出力する累算手段と、 現在の出力画素位置に応じた重み付け係数をＳ個ずつ分
   離し、入力画素データのＳ個ずつのパラレル出力に同期
   して上記各乗算手段にＴ回に分けて与えると共に、上記
   累算手段にＴ個の加算結果データが入力される前に上記
   累算手段をクリアさせる制御手段とを有することを特徴
   とする画像フィルタ回路。
4. 【請求項４】 縦方向フィルタ、横方向フィルタ、並び
   に、これら縦方向フィルタ及び横方向フィルタ間の画素
   データの授受に介在する画素データバッファでなり、縦
   方向及び横方向の順にフィルタリング処理を行う２次元
   画像フィルタ回路であって、 上記縦方向フィルタが、 それぞれが請求項１に記載の１次元画像フィルタ回路構
   成でなる縦方向輝度データフィルタ部、縦方向第１色差
   データフィルタ部及び縦方向第２色差データフィルタ部
   を有し、 上記横方向フィルタが、 請求項２に記載の１次元画像フィルタ回路構成でなる横
   方向輝度データフィルタ部と、 請求項３に記載の１次元画像フィルタ回路構成でなる、
   第１色差データ及び第２色差データの処理を時分割で行
   う横方向色データフィルタ部と、 横方向輝度データフィルタ部及び横方向色データフィル
   タ部の出力画素データを同一の出力端子に出力する選択
   手段とを有することを特徴とする画像フィルタ回路。
5. 【請求項５】 上記制御手段が、重み付け加算に用いる
   入力画素データが所定個数そろっていない画像端部の出
   力画素位置においては、不足している入力画素データと
   して、存在している最も端部よりの入力画素データを重
   複して用いて出力画素データを形成させるように制御す
   ることを特徴とする請求項１〜４のいずれかに記載の画
   像フィルタ回路。
6. 【請求項６】 上記制御手段は、外部から設定されたフ
   ィルタの動作モードに応じ、使用する重み付け係数の切
   替や、各部の動作タイミングの変更を行うことを特徴と
   する請求項１〜５のいずれかに記載の画像フィルタ回
   路。