JP2003066893A

JP2003066893A - プラズマディスプレイパネルの駆動方法

Info

Publication number: JP2003066893A
Application number: JP2001252323A
Authority: JP
Inventors: Kazuhiro Yamada; 和弘山田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-08-23
Filing date: 2001-08-23
Publication date: 2003-03-05
Anticipated expiration: 2021-08-23
Also published as: JP5157031B2

Abstract

(57)【要約】【課題】プラズマディスプレイパネルの駆動方法にお
いて、アドレス不良が発生しても画質の劣化を抑え、か
つ駆動電力の増加を抑制可能な駆動方法を提供すること
を目的とする。【解決手段】１フィールド内に配列されたＮ個（Ｎは
整数）のサブフィールドのうち連続するｍ個（２≦ｍ≦
Ｎ）のサブフィールドをサブフィールド群とし、前記サ
ブフィールド群内のいずれか１のサブフィールドにおい
て書き込み放電を生じさせることにより、それ以降のサ
ブフィールドでは書き込みデータの有無にかかわらず維
持期間に発光するプラズマディスプレイパネルの駆動方
法であって、前記書き込み放電を発生させたサブフィー
ルドに後続するサブフィールドにおいては、前記列電極
にパルスを印加するか否かを表示画像に応じて決定す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はプラズマディスプレ
イパネルの駆動方法に関するものである。

【０００２】

【従来の技術】従来、３電極面放電型プラズマディスプ
レイパネルを駆動する方法としては、１フィールドを複
数のサブフィールド（以降ＳＦという）に分割し、さら
にそれぞれのＳＦを、全放電セルを初期化する「初期化
期間」と、発光させるべきセルに情報を書き込む「書き
込み期間」と情報を書き込んだセルを発光させる「発光
期間」と、発光期間に蓄積された電荷を中和する「消去
期間」とを分離して駆動する、いわゆる「アドレス／維
持放電分離型方式」が特開平７−２７１３２５号公報等
において知られている。

【０００３】上記の駆動方法では各々のＳＦにおいて発
光させるセルを選択するためのデータパルスを列電極に
印加しなければならないため、列電極の駆動に要する電
力が大きくなってしまうという課題があった。

【０００４】この課題を解決するための駆動方法が、特
開２０００−２２７７７８号公報に示されている。この
駆動方法について簡単に説明する。

【０００５】まず１フィールド期間の先頭において全放
電セルを発光可能な状態に設定しておく。１フィールド
の最後尾にしか消去期間がないため、発光可能な状態は
複数のＳＦにわたって維持される。この状態は書き込み
放電を発生させることによって解除される（このような
書き込みを、以降では負論理書き込みと呼ぶ）。したが
って、１フィールド期間の先頭から書き込み放電が行な
われるまでの全ての維持期間において発光する。

【０００６】図１４は１フィールドを８つのＳＦに分割
した場合のシーケンスを示している。例えば６ＳＦで書
き込みを行なった場合は、１〜５ＳＦの維持期間に発光
する。したがって実際に書き込みを行なうのは１フィー
ルドに１回であるので列電極の駆動に要する電力を削減
することが出来る。この逆の駆動方法も考えられる。

【０００７】まず１フィールド期間の先頭において全放
電セルを発光不可能な状態に設定しておく。１フィール
ドの最後尾にしか消去期間がないため、発光不可能な状
態は複数のＳＦにわたって維持される。この状態は書き
込み放電を発生させることによって発光可能な状態に変
更される（このような書き込みを、以降では正論理書き
込みと呼ぶ）。したがって、１フィールド期間の先頭か
ら書き込み放電が行なわれるまでの維持期間においては
発光せず、書き込み放電が行なわれて以降の全ての維持
期間で発光する。

【０００８】図１５は図１４と同様に１フィールド期間
を８つのＳＦに分割した場合のシーケンスを示す。例え
ば３ＳＦで書き込みを行なった場合は、３〜８ＳＦの維
持期間で発光する。やはり書き込みを行なうのは１フィ
ールドに１回であるので列電極の駆動に要する電力を削
減することが出来る。

【０００９】

【発明が解決しようとする課題】近年ディスプレイの高
精細化が進み、これに伴う列電極間容量の増大によって
列電極の充放電による電力消費が増大する傾向にある。
この充放電電力を低減することがディスプレイの低消費
電力化に必要であり、また充放電電力を低減することに
より列電極駆動素子には小型でかつ安価なものを使用す
ることができる。

【００１０】すなわち、１フィールド内に１回しか書き
込みを行なわず、列電極駆動電力を削減できる駆動方法
を上記に説明したが、上述のように高精細化に伴い今後
さらなるデータ電力の削減が必要となってきている。

【００１１】一方、上記従来の駆動方法では、１フィー
ルドに１回しか書き込みを行なわないので、アドレス不
良（データパルスを印加しても、印加時間内に書き込み
放電が発生しない現象）が発生した場合に画質の劣化が
非常に大きい。そこで、アドレス不良が発生した場合に
も画質の劣化を小さく抑えるために１度書き込みを行な
った放電セルに、次サブフィールドで再度書き込みを行
なう駆動方法も提案されているが、この場合は列電極の
駆動電力が大きくなってしまうという課題がある。

【００１２】本発明はこのような現状に鑑みなされたも
ので、アドレス不良が発生しても画質の劣化を抑え、か
つ駆動電力の増加を抑制可能な駆動方法を提供すること
を目的とする。

【００１３】

【課題を解決するための手段】上記課題を解決するため
に、本発明のプラズマディスプレイパネルの駆動方法
は、走査ラインごとに配列された複数の行電極とこの行
電極に交叉して配列された複数の列電極との各交点にて
１画素に対応した放電セルを形成したプラズマディスプ
レイパネルに対し、前記列電極にパルスを印加しても発
光輝度が変化しない場合に、前記列電極にパルスを印加
するか否かを表示画像に応じて決定することを特徴とす
るものである。

【００１４】

【発明の実施の形態】すなわち、本発明の請求項１に記
載のプラズマディスプレイパネルの駆動方法は、走査ラ
インごとに配列された複数の行電極とこの行電極に交叉
して配列された複数の列電極との各交点にて１画素に対
応した放電セルを形成したプラズマディスプレイパネル
に対し、前記列電極にパルスを印加しても発光輝度が変
化しない場合に、前記列電極にパルスを印加するか否か
を表示画像に応じて決定することを特徴とするプラズマ
ディスプレイパネルの駆動方法であるので、本来書き込
みが不要であるが、アドレス不良が発生しやすい部分に
複数回の書き込みを行なうことによりアドレス不良を目
立たなくしたり、表示画像により列電極駆動電力を減少
せしめることが可能な場合には列電極にデータパルスを
印加することが可能である。

【００１５】また、本発明の請求項２または請求項３に
記載のプラズマディスプレイパネルの駆動方法は、走査
ラインごとに配列された複数の行電極とこの行電極に交
叉して配列された複数の列電極との各交点にて１画素に
対応した放電セルを形成したプラズマディスプレイパネ
ルに対し、１フィールド内に配列されたＮ個（Ｎは整
数）のサブフィールドのうち連続するｍ個（２≦ｍ≦
Ｎ）のサブフィールドをサブフィールド群とし、前記サ
ブフィールド群内のいずれか１のサブフィールドにおい
て書き込み放電を生じさせることにより、それ以降のサ
ブフィールドでは書き込みデータの有無にかかわらず維
持期間に発光する、または発光しないプラズマディスプ
レイパネルの駆動方法であって、前記書き込み放電を発
生させたサブフィールドに後続するサブフィールドにお
いては、前記列電極にパルスを印加するか否かを表示画
像に応じて決定することを特徴とするプラズマディスプ
レイパネルの駆動方法である。

【００１６】従来ＳＦ群のうちのいずれか１のＳＦでの
み書き込みを行なうという駆動方法では、アドレス不良
が発生した場合に著しく画質を劣化させていた。データ
パルスを複数のＳＦで印加することによりアドレス不良
による画質の劣化を抑えることが出来るが、これを単純
に行なうと列電極駆動電力が増加してしまう。

【００１７】これに対し、表示される画像からアドレス
不良が発生する確率の高い部分を検出し、この部分だけ
を選択してデータパルスを複数のＳＦで印加することが
出来るので、列電極駆動電力増加とアドレス不良による
画質劣化とを同時に抑制することが可能である。

【００１８】また、書き込みを行なう必要がないサブフ
ィールドにおいて列電極にパルスを印加することによ
り、列電極を充放電する回数が減少して列電極駆動電力
が減少する場合があるが、本発明では、このような個所
のみを検出して列電極にパルスを印加し、列電極駆動電
力を減少させることが可能である。

【００１９】また、本発明の請求項４に記載のプラズマ
ディスプレイパネルの駆動方法は、前記列電極にパルス
を印加するか否かを表示画像に応じて決定する際の規則
は、列電極にパルスを印加しても表示される輝度が維持
され、かつ前記列電極を駆動するのに要する電力が変わ
らないかまたは小さくなる場合は前記列電極にパルスを
印加するものであることを特徴とするプラズマディスプ
レイパネルの駆動方法であるので、列電極駆動電力を増
加させずにデータパルスを複数回印加できるのでアドレ
ス不良による画質の劣化を低減できる。

【００２０】また、本発明の請求項５に記載のプラズマ
ディスプレイパネルの駆動方法は、前記書き込み放電を
発生させたサブフィールドに後続するサブフィールドに
おいて、前記列電極にパルスを印加しても前記列電極に
印加する電圧値の変化の回数が変わらないかまたは少な
くなる場合は前記列電極にパルスを印加することを特徴
とするプラズマディスプレイパネルの駆動方法であるの
で、列電極駆動電力を増加させずにデータパルスを複数
回印加できるのでアドレス不良による画質の劣化を低減
できる。

【００２１】また、本発明の請求項６に記載のプラズマ
ディスプレイパネルの駆動方法は、前記書き込み放電を
発生させたサブフィールドに後続するサブフィールドに
おいて、１ライン期間前に前記列電極にパルスが印加さ
れていた場合は現ラインでもパルスを印加し、１ライン
期間前に前記列電極にパルスが印加されていなかった場
合は現ラインでもパルスを印加しないことを特徴とする
プラズマディスプレイパネルの駆動方法であるので、少
なくとも列電極を充放電する回数は増加しない。また、
充放電回数が減少する場合もある。例えば本発明の処理
がなされる前に列電極の充電、放電を１ライン毎に繰り
返すパターンであった場合には、本発明の処理によりこ
れを表示画像に影響を与えることなく１回の充放電に置
きかえるので、列電極駆動電力を削減することが可能で
ある。

【００２２】また、１ライン前のパルスの印加状態から
のみパルスを印加するかを判断するため、小さい回路規
模で本発明の効果を奏することが可能である。

【００２３】さらに、本発明において、行電極を複数の
行電極群に分割し、前記行電極群の中で走査パルスを上
から下へ１ラインずつ順次印加する場合、書き込み放電
を発生させたサブフィールドに後続するサブフィールド
においては、直上の前記放電セルの列電極にパルスが印
加されていた場合は、注目する前記放電セルにも列電極
にパルスを印加するように構成する。また、前記行電極
群の中で走査パルスを下から上へ１ラインずつ順次印加
する場合に、書き込み放電を発生させたサブフィールド
に後続するサブフィールドにおいて、直下の前記放電セ
ルの列電極にパルスが印加されていた場合には、注目す
る前記放電セルにも列電極にパルスを印加するように構
成する。

【００２４】また、前記行電極群の中で走査パルスを上
から下へ１ライン置きに印加する場合、書き込み放電を
発生させたサブフィールドに後続するサブフィールドに
おいては、２つ上の前記放電セルの列電極にパルスが印
加されていた場合は、注目する前記放電セルにも列電極
にパルスを印加するように構成する。さらに、前記行電
極群の中で走査パルスを下から上へ１ライン置きに印加
する場合、書き込み放電を発生させたサブフィールドに
後続するサブフィールドにおいては、２つ下の前記放電
セルの列電極にパルスが印加されていた場合は、注目す
る前記放電セルにも列電極にパルスを印加するように構
成する。

【００２５】また、本発明の請求項１１に記載のプラズ
マディスプレイパネルの駆動方法は、前記列電極にパル
スを印加するか否かを表示画像に応じて決定する際の規
則は、列電極にパルスを印加しても表示される輝度が維
持され、かつ表示する画像の垂直方向への輝度の変化が
あらかじめ定められた値よりも大きい場合に前記列電極
にパルスを印加するものであることを特徴とするプラズ
マディスプレイパネルの駆動方法であるので、一般的に
アドレス不良が発生しやすいといわれる部分のみに複数
回の書き込みを行なうので、列電極駆動電力の増加を最
小限に抑えつつアドレス不良による画質の劣化を抑える
ことが出来る。

【００２６】また、本発明の請求項１２に記載のプラズ
マディスプレイパネルの駆動方法は、書き込み放電を発
生させたサブフィールドに後続するサブフィールドにお
いては、前記書き込み工程を実行したサブフィールドに
おける１ライン期間前の列電極に印加されたパルスの有
無により列電極にパルスを印加するか否かを制御するこ
とを特徴とするプラズマディスプレイパネルの駆動方法
であるので、画像全体を使って制御する場合はフィール
ドメモリなどが必要となるが、１ラインだけであるの
で、ラインメモリだけとなり回路規模を小さくすること
が出来る。

【００２７】また、本発明の請求項１３に記載のプラズ
マディスプレイパネルの駆動方法は、書き込み放電を発
生させたサブフィールドにおいて、同一列電極上にある
前記放電セルで１ライン期間前に書き込み放電が発生し
なかった場合は、後続するサブフィールドにおいても列
電極にパルスを印加することを特徴とするプラズマディ
スプレイパネルの駆動方法である。同一列電極上にある
近傍の放電セルにおいて１ライン期間前に書き込み放電
が発生した場合はそのとき発生した荷電粒子により書き
込みを行ないやすいが、同一列電極上にある近傍の放電
セルにおいて１ライン期間前に書き込み放電が発生して
いない場合は書き込みを行ないにくく、アドレス不良と
なりやすい。このような箇所に後続のサブフィールドに
おいて書き込みを行なうことにより、アドレス不良によ
る画質の劣化を抑えることが可能である。

【００２８】また、本発明において、行電極を複数の行
電極群に分割し、前記行電極群の中で走査パルスを上か
ら下へ１ラインずつ順次印加する場合、書き込み放電を
発生させたサブフィールドにおいて、直上の前記放電セ
ルの列電極にパルスが印加されていない場合は、後続の
サブフィールドにおいても列電極にパルスを印加するよ
うに構成する。さらに、前記行電極群の中で走査パルス
を下から上へ１ラインずつ順次印加する場合に、書き込
み放電を発生させたサブフィールドにおいて、直下の前
記放電セルの列電極にパルスが印加されていない場合
は、後続のサブフィールドにおいても列電極にパルスを
印加するように構成する。

【００２９】また、前記行電極群の中で走査パルスを上
から下へ１ライン置きに印加する場合、書き込み放電を
発生させたサブフィールドにおいて、２ライン上の前記
放電セルの列電極にパルスが印加されていない場合は、
後続のサブフィールドにおいても列電極にパルスを印加
するように構成する。さらに、前記行電極群の中で走査
パルスを下から上へ１ライン置きに印加する場合、書き
込み放電を発生させたサブフィールドにおいて、２ライ
ン下の前記放電セルの列電極にパルスが印加されていな
い場合は、後続のサブフィールドにおいても列電極にパ
ルスを印加するように構成する。

【００３０】さらに、本発明の請求項１８に記載の発明
は、走査ラインごとに配列された複数の行電極とこの行
電極に交叉して配列された複数の列電極との各交点にて
１画素に対応した放電セルを形成したプラズマディスプ
レイパネルに対し、１フィールド内に配列されたＮ個
（Ｎは整数）のサブフィールドのうち、いずれかのサブ
フィールドにおいて前記書き込み放電を生じさせること
により、それ以降のサブフィールドでは列電極に印加さ
れるパルスの有無にかかわらず維持期間に発光するプラ
ズマディスプレイパネルの駆動方法であって、前記書き
込み放電を発生させたサブフィールドに後続するサブフ
ィールドにおいては、列電極にパルスを印加するか否か
を表示画像に応じて決定する駆動方法である。

【００３１】また、本発明の請求項１９に記載の発明
は、走査ラインごとに配列された複数の行電極とこの行
電極に交叉して配列された複数の列電極との各交点にて
１画素に対応した放電セルを形成したプラズマディスプ
レイパネルに対し、１フィールド内に配列されたＮ個
（Ｎは整数）のサブフィールドのうち、いずれかのサブ
フィールドにおいて前記書き込み放電を生じさせること
により、それ以降のサブフィールドでは列電極に印加さ
れるパルスの有無にかかわらず維持期間に発光しないプ
ラズマディスプレイパネルの駆動方法であって、前記書
き込み放電を発生させたサブフィールドに後続するサブ
フィールドにおいては、列電極にパルスを印加するか否
かを表示画像に応じて決定する駆動方法である。

【００３２】（実施の形態１）以下、本発明の実施の形
態１による駆動方法について説明する。

【００３３】ここでは１フィールドを８つのＳＦに分割
し、１フィールド期間の先頭において全放電セルを発光
しない状態に設定し、その後いずれか１のＳＦにおいて
データパルスを印加して書き込みを行なえば、それ以降
全てのＳＦにおいて発光するという駆動方法を行なう場
合について説明する。

【００３４】なお、重み付けは以下のように設定する。１ＳＦ＝８０２ＳＦ＝６２３ＳＦ＝４５４ＳＦ＝３１５ＳＦ＝２０６ＳＦ＝１１７ＳＦ＝５８ＳＦ＝１この場合、表示可能な輝度は以下の９通りとなる。

【００３５】１ＳＦで書き込みを行なった場合、１ＳＦ
〜８ＳＦで発光するので、２５５となる。２ＳＦで書き
込みを行なった場合、２ＳＦ〜８ＳＦで発光するので、
１７５となる。３ＳＦで書き込みを行なった場合、３Ｓ
Ｆ〜８ＳＦで発光するので、１１３となる。４ＳＦで書
き込みを行なった場合、４ＳＦ〜８ＳＦで発光するの
で、６８となる。５ＳＦで書き込みを行なった場合、５
ＳＦ〜８ＳＦで発光するので、３７となる。６ＳＦで書
き込みを行なった場合、６ＳＦ〜８ＳＦで発光するの
で、１７となる。７ＳＦで書き込みを行なった場合、７
ＳＦ〜８ＳＦで発光するので、６となる。８ＳＦで書き
込みを行なった場合、８ＳＦのみ発光するので、１とな
る。書き込みを行なわなかった場合、発光しないので、
０となる。

【００３６】まず、本発明によって列電極駆動電力が削
減される原理について説明する。

【００３７】プラズマディスプレイパネル上の各セルに
図１（ａ）のようなパターンを表示する場合を考える。
このとき、従来は７ＳＦで図１（ｂ）の様に書き込みを
行ない、８ＳＦで図１（ｃ）の様に書き込みを行なって
いた。図中白い四角で示したセルが書き込みを行なうセ
ル、黒い四角で示したセルが書き込みを行なわないセル
である。また、黒い四角の中に白抜きでｘと記したセル
は７ＳＦで書き込みを行なったので８ＳＦでは書き込み
を行なわなくとも発光するセルを示している。書き込み
は上から下へ１ラインずつ順次行なうものとする。

【００３８】図１の３列のセルを駆動する３本の列電極
の８ＳＦにおける挙動を考察すると、左の列電極に印加
される電圧がＬＨＬＨＬ（Ｌは低電圧、Ｈは高電圧）と
変化しているので、２回の充放電を行なっていることが
わかる。同様に中央は３回、右は２回である。

【００３９】ここで、白抜きでｘと示したセルは書き込
みの有無にかかわらず発光するので、書き込みを行なっ
ても表示される画像に影響は無い。これらのセルにも書
き込みを行なう場合は、７ＳＦで図２（ｂ）の様に書き
込みを行ない、８ＳＦで図２（ｃ）の様に書き込みを行
なう。この場合に図２の３列のセルを駆動する３本の列
電極の８ＳＦにおける挙動を考察すると、全ての列電極
は１回の充放電しか行なっていないことがわかる。列電
極駆動電力は充放電回数のみによって決定されるので、
列電極駆動電力が削減されていることになる。なお、図
２（ａ）にはプラズマディスプレイパネル上の各セルで
表示する輝度レベルのパターンを示している。

【００４０】前述のように、列電極駆動電力は、列電極
を充放電する回数のみによって決定される。例えば、１
つのセルだけに書き込みを行なっても、１０個のセルに
連続して書き込みを行なっても、充放電回数が同数であ
れば列電極駆動電力はほぼ等しい。従って、あるＳＦに
おいて、書き込みを行なわなければならないセルがあ
り、その次のセルが書き込みの有無にかかわらず発光す
るセルである場合にはこのセルにも書き込みを行なう方
がよい。なぜなら列電極駆動電力が減少することはあっ
ても増加することは無く、複数回書き込むことによって
アドレス不良による画質の劣化をも抑えることが出来る
からである。

【００４１】図３は本発明のプラズマディスプレイパネ
ルの駆動方法を実施するための回路ブロックを示す図で
ある。

【００４２】図３において、３０１はアナログ入力信号
である。１ラインずつ順次データが入力されるとする。
３０２はアナログ信号をデジタル信号に変換するための
ＡＤ変換回路である。ここでは８ビットで説明する。入
力信号がデジタルの場合はこれを省略することが出来
る。

【００４３】３０３は階調性を補正やインターレース信
号が入力された場合にプログレッシブに変換する画像処
理回路である。プラズマディスプレイパネルが前述のよ
うに９通り（２５５、１７５、１１３、６８、３７、１
７、６、１、０）の輝度しか表示できないので、この回
路からの出力値も９通り（２５５、１７５、１１３、６
８、３７、１７、６、１、０）にする必要がある。この
際発生する階調性の劣化をディザ処理や、誤差拡散処理
により補正する。

【００４４】３０４は画像処理回路３０３で処理された
デジタル画像信号を、点灯させるＳＦを示すデータに変
換するＳＦテーブル変換回路であり、詳しくは後に述べ
る。３０５は本発明の特徴であるアドレス拡張回路であ
り、詳しくは後に述べる。

【００４５】３０６はＳＦ毎にデータを出力するために
データを時間方向に並べ替える時間軸変換回路である。
３０７はフィールドメモリであり、一方に書き込む間に
他方から読み出す。これを１フィールド期間毎に反転す
る。時間軸変換回路とフィールドメモリを組み合わせる
ことによってＳＦ毎のデータを列電極駆動回路に送信す
る。

【００４６】３０８はＳＦ毎の画像データに対応したデ
ータパルスをプラズマディスプレイパネル３０９に印加
する列電極駆動回路、３１０は行電極を駆動する行電極
駆動回路、３１１は各駆動回路の動作タイミングを生成
するタイミング発生回路である。

【００４７】まず、ＳＦテーブル変換回路３０４につい
て説明する。この回路では図４に示すように入力画像デ
ータを発光ＳＦを示す数値に変換する。図中では変換後
の値を２進数で示している。この２進数はＭＳＢが１Ｓ
Ｆ、ＬＳＢが８ＳＦを表し、ビットが０のときはデータ
パルスを印加せず、１のときに印加するということを表
している。

【００４８】また発光パターンの欄では、黒丸で示した
ＳＦにおいて書き込みを行なった場合に発光するＳＦを
網掛けで示した。表示される輝度は、発光するＳＦの重
みを全て合計したものである。

【００４９】例えば入力値が６８であった場合には、４
ＳＦのみで書き込みを行なうので、０００１００００と
いう値に変換され、このとき４〜８ＳＦまでが発光する
ので表示される輝度は６８となっている。

【００５０】次に本発明の特徴であるアドレス拡張回路
３０５について説明する。プラズマディスプレイパネル
上に、図５（ａ）に示すようなパターンが表示される場
合を考える。

【００５１】この場合の書き込みの有無（黒丸は書き込
みあり、×は書き込み無し）および発光するセル（網掛
けのセル）をＳＦ毎に示したものが図５（ｂ）である。
３ＳＦ、５ＳＦ、８ＳＦには、直上の画素に書き込みが
行なわれていて、かつ、書き込みを行なわなくても発光
するというセルが存在する。このようなセルには図５
（ｃ）に示したように書き込みを行なう。図５（ｃ）で
白丸で示したセルが、本発明の処理により新たに書き込
みを行なうことになったセルである。これにより処理前
には３ＳＦでは２回の充放電があったものが１回となっ
ているので列電極駆動電力が削減されている。

【００５２】以上の信号処理を行なうのがアドレス拡張
回路であり、例えば図６のような構成で実現できる。

【００５３】入力はテーブル変換回路３０４から出力さ
れた８ビットである。８ビット中１ビットだけが１であ
る。この信号を２系統に分離し、１系統はビット拡張回
路を通る。ここで、１となっているビット以下を全て１
に変更する。これと、１ライン前の出力の値とでＡＮＤ
をとり、さらにこの値と入力値のＯＲを取ったものが出
力となる。これにより、１ライン前のセルで書き込みが
行なわれ、かつ書き込みを行なわなくても発光するセル
だけを選択して書き込みを行なうことが出来る。

【００５４】以上の処理により、列電極駆動電力を減少
させることが可能である。実験では自然画において約４
０％ほど電力を削減することが出来た。また、セルによ
っては書き込みを複数回行なっているので、アドレス不
良の発生を大幅に抑制することが可能である。

【００５５】なお、本実施の形態では入力信号が１ライ
ンずつ順次入力され、プラズマディスプレイパネルへの
書き込みも上から下へ１ラインずつ順次書き込みを行な
う場合について説明したが、本発明はこれに限定される
ものではない。

【００５６】すなわち、入力信号が１ラインずつ順次入
力され、プラズマディスプレイパネルへの書き込みは下
から上へ１ラインずつ順次書き込みを行なう場合でも、
本発明の実施の形態により列電極の充放電回数を削減で
きるため消費電力を低減できる。

【００５７】また、入力信号が１ラインずつ順次入力さ
れ、プラズマディスプレイパネルへの書き込みは上から
下へ１ライン置きに書き込みを行なう場合には、アドレ
ス拡張回路の遅延素子を１ラインではなく２ラインにす
ることにより、列電極の充放電回数を削減できるため消
費電力を低減できる。

【００５８】入力信号が１ラインずつ順次入力され、プ
ラズマディスプレイパネルへの書き込みは下から上へ１
ライン置きに書き込みを行なう場合には、アドレス拡張
回路の遅延素子を１ラインではなく２ラインにすること
により、列電極の充放電回数を削減できるため消費電力
を低減できる。

【００５９】入力信号が１ライン置きに入力される場合
は、画像処理回路３０３により１ラインずつ順次入力さ
れる形式に変換することにより上述の構成を用いて電力
を削減することが可能である。

【００６０】（実施の形態２）次に、本発明の実施の形
態２について説明する。ここでは１フィールドを８つの
ＳＦに分割し、１フィールド期間の先頭において全放電
セルを発光する状態に設定し、その後いずれか１のＳＦ
においてデータパルスを印加して書き込みを行なうまで
発光し、それ以降全てのＳＦにおいて発光しないという
駆動方法を行なう場合について説明する。

【００６１】なお、重み付けは以下のように設定する。１ＳＦ＝１２ＳＦ＝５３ＳＦ＝１１４ＳＦ＝２０５ＳＦ＝３１６ＳＦ＝４５７ＳＦ＝６２８ＳＦ＝８０この場合、表示可能な輝度は以下の９通りとなる。

【００６２】１ＳＦで書き込みを行なった場合、発光し
ないので、０となる。２ＳＦで書き込みを行なった場
合、１ＳＦのみ発光するので、１となる。３ＳＦで書き
込みを行なった場合、１ＳＦ〜２ＳＦで発光するので、
６となる。４ＳＦで書き込みを行なった場合、１ＳＦ〜
３ＳＦで発光するので、１７となる。５ＳＦで書き込み
を行なった場合、１ＳＦ〜４ＳＦで発光するので、３７
となる。６ＳＦで書き込みを行なった場合、１ＳＦ〜５
ＳＦで発光するので、６８となる。７ＳＦで書き込みを
行なった場合、１ＳＦ〜６ＳＦで発光するので、１１３
となる。８ＳＦで書き込みを行なった場合、１ＳＦ〜７
ＳＦで発光するので、１７５となる。書き込みを行なわ
なかった場合、１ＳＦ〜８ＳＦで発光するので、２５５
となる。

【００６３】列電極駆動電力が削減される原理について
は実施の形態１で説明したので省略する。また、本実施
の形態のプラズマディスプレイパネルの駆動方法を実施
するための回路ブロックも実施の形態１と同一である。

【００６４】ＳＦテーブル変換回路について説明する。
この回路では図７に示すように入力画像データを発光Ｓ
Ｆを示す数値に変換する。図中では変換後の値を２進数
で示している。この２進数はＭＳＢが１ＳＦ、ＬＳＢが
８ＳＦを表し、ビットが０のときはデータパルスを印加
せず、１のときに印加するということを表している。

【００６５】また発光パターンの欄では、黒丸で示した
ＳＦにおいて書き込みを行なった場合に発光するＳＦを
網掛けで示した。表示される輝度は、発光するＳＦの重
みを全て合計したものである。例えば入力値が１７であ
った場合には、４ＳＦのみで書き込みを行なうので、０
００１００００という値に変換され、このとき１〜３Ｓ
Ｆまでが発光するので表示される輝度は１７となってい
る。

【００６６】アドレス拡張回路については実施の形態１
と同一の構成で実現可能である。

【００６７】以上の処理により、実施の形態１と同様に
列電極駆動電力を減少させることが可能である。また、
セルによっては書き込みを複数回行なっているので、ア
ドレス不良の発生を大幅に抑制することが可能である。

【００６８】なお、本実施の形態では入力信号が１ライ
ンずつ順次入力され、プラズマディスプレイパネルへの
書き込みも上から下へ１ラインずつ順次書き込みを行な
う場合について説明したが、本発明はこれに限定される
ものではない。

【００６９】入力信号が１ラインずつ順次入力され、プ
ラズマディスプレイパネルへの書き込みは下から上へ１
ラインずつ順次書き込みを行なう場合でも、本発明の実
施の形態により列電極の充放電回数を削減できるため消
費電力を低減できる。

【００７０】入力信号が１ラインずつ順次入力され、プ
ラズマディスプレイパネルへの書き込みは上から下へ１
ライン置きに書き込みを行なう場合には、アドレス拡張
回路の遅延素子を１ラインではなく２ラインにすること
により、列電極の充放電回数を削減できるため消費電力
を低減できる。

【００７１】入力信号が１ラインずつ順次入力され、プ
ラズマディスプレイパネルへの書き込みは下から上へ１
ライン置きに書き込みを行なう場合には、アドレス拡張
回路の遅延素子を１ラインではなく２ラインにすること
により、列電極の充放電回数を削減できるため消費電力
を低減できる。

【００７２】入力信号が１ライン置きに入力される場合
は、画像処理回路により１ラインずつ順次入力される形
式に変換することにより上述の構成を用いて電力を削減
することが可能である。

【００７３】（実施の形態３）次に、本発明の実施の形
態３について説明する。ここでは１フィールドを１２の
ＳＦに分割し、このうち１フィールド期間の先頭から連
続した７つのＳＦをＳＦ群とし、ＳＦ群の先頭において
全放電セルを発光しない状態に設定し、その後ＳＦ群内
のいずれか１のＳＦにおいてデータパルスを印加して書
き込みを行なえば、ＳＦ群内のそれ以降全てのＳＦにお
いて発光し、ＳＦ群に属さないＳＦでは書き込みを行な
ったＳＦのみが発光し、書き込みを行なわなかったＳＦ
は発光しないという駆動方法を行なう場合について説明
する。

【００７４】なお、重み付けは以下のように設定する。１ＳＦ＝３２２ＳＦ＝３２３ＳＦ＝３２４ＳＦ＝３２５ＳＦ＝３２６ＳＦ＝３２７ＳＦ＝３２８ＳＦ＝１６９ＳＦ＝８１０ＳＦ＝４１１ＳＦ＝２１２ＳＦ＝１この場合、表示可能な輝度は２５６通りとなる。

【００７５】１ＳＦでアドレスした場合は、１ＳＦから
７ＳＦまで発光するので２２４となる。２ＳＦでアドレ
スした場合は、２ＳＦから７ＳＦまで発光するので１９
２となる。３ＳＦでアドレスした場合は、３ＳＦから７
ＳＦまで発光するので１６０となる。４ＳＦでアドレス
した場合は、４ＳＦから７ＳＦまで発光するので１２８
となる。５ＳＦでアドレスした場合は、５ＳＦから７Ｓ
Ｆまで発光するので９６となる。６ＳＦでアドレスした
場合は、６ＳＦから７ＳＦまで発光するので６４とな
る。７ＳＦでアドレスした場合は、７ＳＦが発光するの
で３２となる。アドレスしない場合は、発光しないので
０となる。

【００７６】８ＳＦから１２ＳＦまでを適宜組み合わせ
ると、１から３１までの輝度を表示できるので、上記に
これを組み合わせて、１から２５５を表示でき、さらに
発光しないときの０を加えて２５６通りとなる。

【００７７】本発明によって列電極駆動電力が削減され
る原理については実施の形態１で述べたので省略する。
また、本発明のプラズマディスプレイパネル駆動方法を
実施するための回路ブロックも実施の形態１と同様であ
るので省略する。

【００７８】ＳＦテーブル変換回路について説明する。
この回路では図８に示すように入力画像データを発光Ｓ
Ｆを示す数値に変換する。図中では変換後の値を２進数
で示している。この２進数はＭＳＢが１ＳＦ、ＬＳＢが
１２ＳＦを表し、ビットが０のときはデータパルスを印
加せず、１のときに印加するということを表している。

【００７９】次にアドレス拡張回路について説明する。

【００８０】本実施の形態では、１ＳＦから７ＳＦまで
に対してのみデータの変更を行ない、８ＳＦから１２Ｓ
Ｆまでに対しては変更を行なわない。これは、１ＳＦか
ら７ＳＦまでの中には書き込みの有無にかかわらず発光
するセルが存在する場合があり、この場合はデータを変
更しても表示される輝度に変化は無いが、８ＳＦから１
２ＳＦまでは書き込みの有無は発光の有無と常に一致す
るので、データの変更を行なうと表示される輝度が変化
してしまうからである。

【００８１】本実施の形態において、アドレス拡張回路
は図９のような構成で実現できる。

【００８２】入力はテーブル変換回路から出力された１
２ビットである。ＭＳＢが１ＳＦ、ＬＳＢが１２ＳＦに
対応する。入力信号のうち１ＳＦから７ＳＦまでに対応
したビット（アンダースコアより上のビット）のうち１
ビットだけが１である。入力信号のうち１ＳＦから７Ｓ
Ｆまでに対応したビットのみを取り出して２系統に分離
し、１系統はビット拡張回路を通る。ビット拡張回路
で、１となっているビット以下を全て１に変更する。変
更された値と、１ライン前の出力のうち１ＳＦから７Ｓ
Ｆまでに対応するビットとでＡＮＤをとる。最後にこの
値と入力値の１ＳＦから７ＳＦまでに対応したビットと
のＯＲを取り、入力値の８ＳＦから１２ＳＦに対応する
ビットと合わせて出力となる。これにより、１ライン前
のセルで書き込みが行なわれ、かつ書き込みを行なわな
くても発光するセルだけを選択して書き込みを行なうこ
とが出来る。

【００８３】以上の処理により、列電極駆動電力を減少
させることが可能である。また、セルによっては書き込
みを複数回行なっているので、アドレス不良の発生を大
幅に抑制することが可能である。なお、本実施の形態で
は入力信号が１ラインずつ順次入力され、プラズマディ
スプレイパネルへの書き込みも上から下へ１ラインずつ
順次書き込みを行なう場合について説明したが、本発明
はこれに限定されるものではない。

【００８４】入力信号が１ラインずつ順次入力され、プ
ラズマディスプレイパネルへの書き込みは下から上へ１
ラインずつ順次書き込みを行なう場合でも、本発明の実
施の形態により列電極の充放電回数を削減できるため消
費電力を低減できる。

【００８５】入力信号が１ラインずつ順次入力され、プ
ラズマディスプレイパネルへの書き込みは上から下へ１
ライン置きに書き込みを行なう場合には、アドレス拡張
回路の遅延素子を１ラインではなく２ラインにすること
により、列電極の充放電回数を削減できるため消費電力
を低減できる。

【００８６】入力信号が１ラインずつ順次入力され、プ
ラズマディスプレイパネルへの書き込みは下から上へ１
ライン置きに書き込みを行なう場合には、アドレス拡張
回路の遅延素子を１ラインではなく２ラインにすること
により、列電極の充放電回数を削減できるため消費電力
を低減できる。

【００８７】入力信号が１ライン置きに入力される場合
は、画像処理回路により１ラインずつ順次入力される形
式に変換することにより上述の構成を用いて電力を削減
することが可能である。

【００８８】（実施の形態４）次に、本発明の実施の形
態について説明する。ここでは以下の駆動法を例に説明
する。１フィールドを１２のＳＦに分割し、このうち６
ＳＦから１２ＳＦをＳＦ群とし、ＳＦ群の先頭において
全放電セルを発光する状態に設定し、その後ＳＦ群内の
いずれか１のＳＦにおいてデータパルスを印加して書き
込みを行なうまでは発光し、書き込みを行なったＳＦ以
降は発光しない。また、ＳＦ群に属さないＳＦでは書き
込みを行なわなかったＳＦのみが発光し、書き込みを行
なったＳＦは発光しない。

【００８９】なお、重み付けは以下のように設定する。１ＳＦ＝１２ＳＦ＝２３ＳＦ＝４４ＳＦ＝８５ＳＦ＝１６６ＳＦ＝３２７ＳＦ＝３２８ＳＦ＝３２９ＳＦ＝３２１０ＳＦ＝３２１１ＳＦ＝３２１２ＳＦ＝３２この場合、表示可能な輝度は２５６通りとなる。

【００９０】６ＳＦでアドレスした場合は、発光しない
ので０となる。７ＳＦでアドレスした場合は、６ＳＦで
発光するので３２となる。８ＳＦでアドレスした場合
は、６ＳＦから７ＳＦまで発光するので６４となる。９
ＳＦでアドレスした場合は、６ＳＦから８ＳＦまで発光
するので９６となる。１０ＳＦでアドレスした場合は、
６ＳＦから９ＳＦまで発光するので１２８となる。１１
ＳＦでアドレスした場合は、６ＳＦから１０ＳＦまで発
光するので１６０となる。１２ＳＦでアドレスした場合
は、６ＳＦから１１ＳＦが発光するので１９２となる。
アドレスしない場合は６ＳＦから１２ＳＦが発光するの
で２２４となる。１ＳＦから５ＳＦまでを適宜組み合わ
せると、１から３１までの輝度を表示できるので、上記
にこれを加えて、１から２５５を表示でき、さらに発光
しないときの０を加えて２５６通りとなる。

【００９１】本発明によって列電極駆動電力が削減され
る原理については実施の形態１で述べたので省略する。
また、本発明のプラズマディスプレイパネルの駆動方法
を実施するための回路ブロックも実施の形態１と同様で
あるので省略する。

【００９２】ＳＦテーブル変換回路について説明する。
この回路では図１０に示すように入力画像データを発光
ＳＦを示す数値に変換する。図中では変換後の値を２進
数で示している。この２進数はＭＳＢが１ＳＦ、ＬＳＢ
が１２ＳＦを表し、ビットが０のときはデータパルスを
印加せず、１のときに印加するということを表してい
る。

【００９３】次にアドレス拡張回路について説明する。
本実施の形態では、６ＳＦから１２ＳＦまでに対しての
みデータの変更を行ない、１ＳＦから５ＳＦまでに対し
ては変更を行なわない。これは、６ＳＦから１２ＳＦま
での中には書き込みの有無にかかわらず発光するセルが
存在する場合があり、この場合はデータを変更しても表
示される輝度に変化は無いが、１ＳＦから５ＳＦまでは
書き込みの有無は発光の有無と常に一致するので、デー
タの変更を行なうと表示される輝度が変化してしまうか
らである。

【００９４】本実施の形態において、アドレス拡張回路
は図１１のような構成で実現できる。

【００９５】入力はテーブル変換回路から出力された１
２ビットである。ＭＳＢが１ＳＦ、ＬＳＢが１２ＳＦに
対応する。入力信号のうち６ＳＦから１２ＳＦまでに対
応したビット（アンダースコアより下のビット）のうち
１ビットだけが１である。入力信号のうち６ＳＦから１
２ＳＦまでに対応したビットのみを取り出して２系統に
分離し、１系統はビット拡張回路を通る。ビット拡張回
路で、１となっているビット以下を全て１に変更する。
変更された値と、１ライン前の出力の値のうち６ＳＦか
ら１２ＳＦまでに対応するビットとでＡＮＤをとる。最
後にこの値と入力値の６ＳＦから１２ＳＦまでに対応し
たビットとのＯＲを取り、入力値の１ＳＦから５ＳＦに
対応するビットと合わせて出力となる。これにより、１
ライン前のセルで書き込みが行なわれ、かつ書き込みを
行なわなくても発光するセルだけを選択して書き込みを
行なうことが出来る。

【００９６】以上の処理により、列電極駆動電力を減少
させることが可能である。また、セルによっては書き込
みを複数回行なっているので、アドレス不良の発生を大
幅に抑制することが可能である。なお、本実施の形態で
は入力信号が１ラインずつ順次入力され、プラズマディ
スプレイパネルへの書き込みも上から下へ１ラインずつ
順次書き込みを行なう場合について説明したが、本発明
はこれに限定されるものではない。

【００９７】入力信号が１ラインずつ順次入力され、プ
ラズマディスプレイパネルへの書き込みは下から上へ１
ラインずつ順次書き込みを行なう場合でも、本発明の実
施の形態により列電極の充放電回数を削減できるため消
費電力を低減できる。

【００９８】入力信号が１ラインずつ順次入力され、プ
ラズマディスプレイパネルへの書き込みは上から下へ１
ライン置きに書き込みを行なう場合には、アドレス拡張
回路の遅延素子を１ラインではなく２ラインにすること
により、列電極の充放電回数を削減できるため消費電力
を低減できる。

【００９９】入力信号が１ラインずつ順次入力され、プ
ラズマディスプレイパネルへの書き込みは下から上へ１
ライン置きに書き込みを行なう場合には、アドレス拡張
回路の遅延素子を１ラインではなく２ラインにすること
により、列電極の充放電回数を削減できるため消費電力
を低減できる。

【０１００】入力信号が１ライン置きに入力される場合
は、画像処理回路により１ラインずつ順次入力される形
式に変換することにより上述の構成を用いて電力を削減
することが可能である。

【０１０１】（実施の形態５）次に、本発明の実施の形
態５について説明する。ここでは１フィールドを８つの
ＳＦに分割し、１フィールド期間の先頭において全放電
セルを発光しない状態に設定し、その後いずれか１のＳ
Ｆにおいてデータパルスを印加して書き込みを行なえ
ば、それ以降全てのＳＦにおいて発光するという駆動方
法を行なう場合について説明する。

【０１０２】なお、重み付けは以下のように設定する。１ＳＦ＝８０２ＳＦ＝６２３ＳＦ＝４５４ＳＦ＝３１５ＳＦ＝２０６ＳＦ＝１１７ＳＦ＝５８ＳＦ＝１この場合、表示可能な輝度は以下の９通りとなる。

【０１０３】１ＳＦで書き込みを行なった場合、１ＳＦ
〜８ＳＦで発光するので、２５５となる。２ＳＦで書き
込みを行なった場合、２ＳＦ〜８ＳＦで発光するので、
１７５となる。３ＳＦで書き込みを行なった場合、３Ｓ
Ｆ〜８ＳＦで発光するので、１１３となる。４ＳＦで書
き込みを行なった場合、４ＳＦ〜８ＳＦで発光するの
で、６８となる。５ＳＦで書き込みを行なった場合、５
ＳＦ〜８ＳＦで発光するので、３７となる。６ＳＦで書
き込みを行なった場合、６ＳＦ〜８ＳＦで発光するの
で、１７となる。７ＳＦで書き込みを行なった場合、７
ＳＦ〜８ＳＦで発光するので、６となる。８ＳＦで書き
込みを行なった場合、８ＳＦのみ発光するので、１とな
る。書き込みを行なわなかった場合、発光しないので、
０となる。

【０１０４】本実施の形態のプラズマディスプレイパネ
ルの駆動方法を実施するための回路ブロックは図３に示
したものと全く同一である。

【０１０５】なお、アドレス拡張回路がこれまでの実施
の形態とは異なるので説明する。

【０１０６】一般に、あるＳＦにおいて前ラインに書き
込みが行なわれていないセルに書き込みを行なう場合に
アドレス不良が発生しやすいといわれている。本回路の
目的は、このような箇所だけに書き込みを２回行なうも
のである。

【０１０７】アドレス拡張回路は例えば図１２のような
構成で実現できる。入力データはＳＦテーブル変換回路
の出力の８ビットであり、１ビットだけが１となってい
る。入力データを２系統に分離し、このうち１系統は、
１ライン前のデータが同一のＳＦを書き込みしていなけ
れば、図のＡＮＤ回路通過後も値は変わらない。１ライ
ン前のデータが同一のＳＦを書き込みしていればＡＮＤ
回路通過後に０となる。ＡＮＤゲート通過後、シフトレ
ジスタにより右へ１ビットシフトされる。ＭＳＢには０
をつめる。この値と入力信号の他方の１系統でＯＲをと
ったものが出力となる。

【０１０８】図１２では、例として１ライン上のデータ
は６ＳＦに書き込みを行なうものであり、入力データは
２ＳＦに書き込みを行なう様子が描かれている。この場
合、アドレス拡張回路の出力が２、３ＳＦをアドレスす
るように変更されている。

【０１０９】以上の処理によりアドレス不良が発生しや
すい部分だけに書き込みを２回行なっているので、アド
レス不良の発生を大幅に抑制することが可能である。ま
た、２回書き込みを行なうセルを限定しているため列電
極駆動電力があまり大きくならない。なお、本実施の形
態では入力信号が１ラインずつ順次入力され、プラズマ
ディスプレイパネルへの書き込みも上から下へ１ライン
ずつ順次書き込みを行なう場合について説明したが、本
発明はこれに限定されるものではない。

【０１１０】入力信号が１ラインずつ順次入力され、プ
ラズマディスプレイパネルへの書き込みは下から上へ１
ラインずつ順次書き込みを行なう場合でも、本発明の実
施の形態により列電極駆動電力の増加を抑えながらアド
レス不良を抑制することが可能である。

【０１１１】入力信号が１ラインずつ順次入力され、プ
ラズマディスプレイパネルへの書き込みは上から下へ１
ライン置きに書き込みを行なう場合には、アドレス拡張
回路の遅延素子を１ラインではなく２ラインにすること
により、列電極駆動電力の増加を抑えながらアドレス不
良を抑制することが可能である。

【０１１２】入力信号が１ラインずつ順次入力され、プ
ラズマディスプレイパネルへの書き込みは下から上へ１
ライン置きに書き込みを行なう場合には、アドレス拡張
回路の遅延素子を１ラインではなく２ラインにすること
により、列電極駆動電力の増加を抑えながらアドレス不
良を抑制することが可能である。

【０１１３】入力信号が１ライン置きに入力される場合
は、画像処理回路により１ラインずつ順次入力される形
式に変換することにより上述の構成を用いて列電極駆動
電力の増加を抑えながらアドレス不良を抑制することが
可能である。

【０１１４】また、本実施の形態ではアドレス不良が発
生しやすい箇所に２回の書き込みを行なう場合について
説明したが、本発明はこれに限定されるものではない。
例えばアドレス拡張回路を図１３の構成にすることによ
り３回の書き込みを行なうことも出来る。同様に複数回
の書き込みが可能である。

【０１１５】また、本実施の形態では１フィールドを８
つのＳＦに分割し、１フィールド期間の先頭において全
放電セルを発光しない状態に設定し、その後いずれか１
のＳＦにおいてデータパルスを印加して書き込みを行な
えば、それ以降全てのＳＦにおいて発光するという駆動
方法を行なう場合を例にして説明したが、本発明はそれ
に限定されるものではない。

【０１１６】１フィールド期間の先頭において全放電セ
ルを発光する状態に設定し、その後いずれか１のＳＦに
おいてデータパルスを印加して書き込みを行なえば、そ
れ以降全てのＳＦにおいて発光しないという駆動方法を
行なう場合にも、全く同一の回路構成により本実施の形
態の効果を得ることが出来る。

【０１１７】また、１フィールドをＮ個のＳＦに分割
し、このうち１フィールド期間の先頭から連続したｍ個
のＳＦ（２≦ｍ≦Ｎ）をＳＦ群とし、ＳＦ群の先頭にお
いて全放電セルを発光しない状態に設定し、その後ＳＦ
群内のいずれか１のＳＦにおいてデータパルスを印加し
て書き込みを行なえば、ＳＦ群内のそれ以降全てのＳＦ
において発光し、ＳＦ群に属さないＳＦでは書き込みを
行なったＳＦのみが発光し、書き込みを行なわなかった
ＳＦは発光しないという駆動方法を行なう場合にも、Ｓ
Ｆ群に属さないＳＦに対応するデータには変更を加えな
いようにすることにより、本実施の形態の効果を得るこ
とが出来る。

【０１１８】また、１フィールドをＮ個のＳＦに分割
し、このうち連続したｍ個のＳＦ（２≦ｍ≦Ｎ）をＳＦ
群とし、ＳＦ群の先頭において全放電セルを発光する状
態に設定し、その後ＳＦ群内のいずれか１のＳＦにおい
てデータパルスを印加して書き込みを行なうまでは発光
し、書き込みを行なったＳＦ以降は発光せず、また、Ｓ
Ｆ群に属さないＳＦでは書き込みを行なわなかったＳＦ
のみが発光し、書き込みを行なったＳＦは発光しないと
いう駆動方法を行なう場合にも、ＳＦ群に属さないＳＦ
に対応するデータには変更を加えないようにすることに
より、本実施の形態の効果を得ることが出来る。

【０１１９】

【発明の効果】以上のように本発明のプラズマディスプ
レイパネルの駆動方法は、走査ラインごとに配列された
複数の行電極と前記行電極に交叉して配列された複数の
列電極との各交点にて１画素に対応した放電セルを形成
しているプラズマディスプレイパネルに対し、前記列電
極にパルスを印加しても発光輝度が変化しない場合に、
前記列電極にパルスを印加するか否かを表示画像に応じ
て決定することを特徴とするプラズマディスプレイパネ
ルの駆動方法であるので、本来書き込みが不要である
が、アドレス不良が発生しやすい部分に複数回の書き込
みを行なうことによりアドレス不良を目立たなくした
り、表示画像により列電極駆動電力を減少せしめること
が可能な場合には列電極にデータパルスを印加すること
が可能である。

【０１２０】また、走査ラインごとに配列された複数の
行電極と前記行電極に交叉して配列された複数の列電極
との各交点にて１画素に対応した放電セルを形成してい
るプラズマディスプレイパネルに対し、１フィールド内
に配列されたＮ個（Ｎは整数）のサブフィールドのうち
連続するｍ個（２≦ｍ≦Ｎ）のサブフィールドをサブフ
ィールド群とし、前記サブフィールド群内のいずれか１
のサブフィールドにおいて書き込み放電を生じさせるこ
とにより、それ以降のサブフィールドでは書き込みデー
タの有無にかかわらず維持期間に発光する、または発光
しないプラズマディスプレイパネルの駆動方法であっ
て、前記書き込み放電を発生させたサブフィールドに後
続するサブフィールドにおいては、前記列電極にパルス
を印加するか否かを表示画像に応じて決定することによ
り、表示される画像からアドレス不良が発生する確率の
高い部分を検出し、この部分だけを選択してデータパル
スを複数のＳＦで印加することが出来るので、列電極駆
動電力増加とアドレス不良による画質劣化とを同時に抑
制することが可能である。また、書き込みを行なう必要
がないサブフィールドにおいて列電極にパルスを印加す
ることにより、列電極を充放電する回数が減少して列電
極駆動電力が減少する場合があるが、本発明では、この
ようの箇所のみを検出して列電極にパルスを印加し、列
電極駆動電力を減少させることが可能である。

【０１２１】また、列電極にパルスを印加しても表示さ
れる輝度が維持され、かつ前記列電極を駆動するのに要
する電力が変わらないかまたは小さくなる場合は前記列
電極にパルスを印加することにより、列電極駆動電力を
増加させずにデータパルスを複数回印加できるのでアド
レス不良による画質の劣化を低減できる。

【０１２２】また、書き込み放電を発生させたサブフィ
ールドに後続するサブフィールドにおいて、前記列電極
にパルスを印加しても前記列電極に印加する電圧値の変
化の回数が変わらないかまたは少なくなる場合は前記列
電極にパルスを印加することにより、列電極駆動電力を
増加させずにデータパルスを複数回印加できるのでアド
レス不良による画質の劣化を低減できる。

【０１２３】また、書き込み放電を発生させたサブフィ
ールドに後続するサブフィールドにおいて、１ライン期
間前に前記列電極にパルスが印加されていた場合は現ラ
インでもパルスを印加し、１ライン期間前に前記列電極
にパルスが印加されていなかった場合は現ラインでもパ
ルスを印加しないことにより、少なくとも列電極を充放
電する回数は増加しない。また、充放電回数が減少する
場合もある。例えば本発明の処理がなされる前に列電極
の充電、放電を１ライン毎に繰り返すパターンであった
場合には、本発明の処理によりこれを表示画像に影響を
与えることなく１回の充放電に置きかえるので、列電極
駆動電力を削減することが可能である。また、１ライン
前のパルスの印加状態からのみパルスを印加するかを判
断するため、小さい回路規模で本発明の効果を奏するこ
とが可能である。

【０１２４】また、列電極にパルスを印加しても表示さ
れる輝度が維持され、かつ表示する画像の垂直方向への
輝度の変化があらかじめ定められた値よりも大きい場合
に前記列電極にパルスを印加することにより、一般的に
アドレス不良が発生しやすいといわれる部分のみに複数
回の書き込みを行なうので、列電極駆動電力の増加を最
小限に抑えつつアドレス不良による画質の劣化を抑える
ことが出来る。

【０１２５】さらに、書き込み放電を発生させたサブフ
ィールドに後続するサブフィールドにおいては、前記書
き込み工程を実行したサブフィールドにおける１ライン
期間前の列電極に印加されたパルスの有無により列電極
にパルスを印加するか否かを制御することにより、画像
全体を使って制御する場合はフィールドメモリなどが必
要となるが、１ラインだけであるので、ラインメモリだ
けとなり回路規模を小さくすることが出来る。

【０１２６】また、書き込み放電を発生させたサブフィ
ールドにおいて、同一列電極上にある前記放電セルで１
ライン期間前に書き込み放電を発生しなかった場合は、
後続するサブフィールドにおいても列電極にパルスを印
加することにより、同一列電極上にある近傍の放電セル
において１ライン期間前に書き込み放電が発生した場合
はそのとき発生した荷電粒子により書き込みを行ないや
すく、同一列電極上にある近傍の放電セルにおいて１ラ
イン期間前に書き込み放電が発生していない場合は書き
込みを行ないにくく、アドレス不良となりやすいが、こ
のような箇所に後続のサブフィールドにおいて書き込み
を行なうことにより、アドレス不良による画質の劣化を
抑えることが可能である。

【図面の簡単な説明】

【図１】従来の駆動方法でアドレスを行なう回数の説明
図

【図２】本発明によるプラズマディスプレイパネルの駆
動方法でアドレスを行なう回数の説明図

【図３】本発明の一実施の形態による駆動方法を実施す
るための回路ブロック図

【図４】本発明の実施の形態１におけるテーブル変換表
を示す図

【図５】本実施の形態１におけるアドレス回数削減の説
明図

【図６】本発明の実施の形態１におけるアドレス拡張回
路の構成図

【図７】本発明の実施の形態２におけるテーブル変換表
を示す図

【図８】本発明の実施の形態３におけるテーブル変換表
を示す図

【図９】本発明の実施の形態３におけるアドレス拡張回
路の構成図

【図１０】本発明の実施の形態４におけるテーブル変換
表を示す図

【図１１】本発明の実施の形態４におけるアドレス拡張
回路の構成図

【図１２】本発明の実施の形態５におけるアドレス拡張
回路の構成図

【図１３】本発明の実施の形態５におけるアドレス拡張
回路の構成図

【図１４】従来の１フィールドに１回のみ負論理書き込
みを行なう駆動方法のフィールドシーケンス図

【図１５】従来の１フィールドに１回のみ正論理書き込
みを行なう駆動方法のフィールドシーケンス図

【符号の説明】

３０１アナログ入力信号３０２ＡＤ変換回路３０３画像処理回路３０４サブフィールドテーブル変換回路３０５アドレス拡張回路３０６時間軸変換回路３０７フィールドメモリ３０８列電極駆動回路３０９プラズマディスプレイパネル３１０行電極駆動回路３１１タイミング発生回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/28 Ｈ

Claims

【特許請求の範囲】

【請求項１】走査ラインごとに配列された複数の行電
極とこの行電極に交叉して配列された複数の列電極との
各交点にて１画素に対応した放電セルを形成したプラズ
マディスプレイパネルに対し、前記列電極にパルスを印
加しても発光輝度が変化しない場合に、前記列電極にパ
ルスを印加するか否かを表示画像に応じて決定すること
を特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】走査ラインごとに配列された複数の行電
極とこの行電極に交叉して配列された複数の列電極との
各交点にて１画素に対応した放電セルを形成したプラズ
マディスプレイパネルに対し、１フィールド内に配列さ
れたＮ個（Ｎは整数）のサブフィールドのうち連続する
ｍ個（２≦ｍ≦Ｎ）のサブフィールドをサブフィールド
群とし、前記サブフィールド群内のいずれか１のサブフ
ィールドにおいて書き込み放電を生じさせることによ
り、それ以降のサブフィールドでは書き込みデータの有
無にかかわらず維持期間に発光するプラズマディスプレ
イパネルの駆動方法であって、前記書き込み放電を発生
させたサブフィールドに後続するサブフィールドにおい
ては、前記列電極にパルスを印加するか否かを表示画像
に応じて決定することを特徴とするプラズマディスプレ
イパネルの駆動方法。
【請求項３】走査ラインごとに配列された複数の行電
極とこの行電極に交叉して配列された複数の列電極との
各交点にて１画素に対応した放電セルを形成したプラズ
マディスプレイパネルに対し、１フィールド内に配列さ
れたＮ個（Ｎは整数）のサブフィールドのうち連続する
ｍ個（２≦ｍ≦Ｎ）のサブフィールドをサブフィールド
群とし、前記サブフィールド群内のいずれか１のサブフ
ィールドにおいて書き込み放電を生じさせることによ
り、それ以降のサブフィールドでは書き込みデータの有
無にかかわらず維持期間に発光しないプラズマディスプ
レイパネルの駆動方法であって、前記書き込み放電を発
生させたサブフィールドに後続するサブフィールドにお
いては、前記列電極にパルスを印加するか否かを表示画
像に応じて決定することを特徴とするプラズマディスプ
レイパネルの駆動方法。
【請求項４】列電極にパルスを印加するか否かを表示
画像に応じて決定する際の規則は、列電極にパルスを印
加しても表示される輝度が維持され、かつ前記列電極を
駆動するのに要する電力が変わらないかまたは小さくな
る場合は前記列電極にパルスを印加するものであること
を特徴とする請求項１から請求項３のいずれかに記載の
プラズマディスプレイパネルの駆動方法。
【請求項５】書き込み放電を発生させたサブフィール
ドに後続するサブフィールドにおいて、前記列電極にパ
ルスを印加しても前記列電極に印加する電圧値の変化の
回数が変わらないかまたは少なくなる場合は前記列電極
にパルスを印加することを特徴とする請求項２または請
求項３に記載のプラズマディスプレイパネルの駆動方
法。
【請求項６】書き込み放電を発生させたサブフィール
ドに後続するサブフィールドにおいて、１ライン期間前
に前記列電極にパルスが印加されていた場合は現ライン
でもパルスを印加し、１ライン期間前に前記列電極にパ
ルスが印加されていなかった場合は現ラインでもパルス
を印加しないことを特徴とする請求項５に記載のプラズ
マディスプレイパネルの駆動方法。
【請求項７】行電極を複数の行電極群に分割し、前記
行電極群の中で走査パルスを上から下へ１ラインずつ順
次印加する場合、書き込み放電を発生させたサブフィー
ルドに後続するサブフィールドにおいては、直上の前記
放電セルの列電極にパルスが印加されていた場合は、注
目する前記放電セルにも列電極にパルスを印加すること
を特徴とする請求項６に記載のプラズマディスプレイパ
ネルの駆動方法。
【請求項８】行電極を複数の行電極群に分割し、前記
行電極群の中で走査パルスを下から上へ１ラインずつ順
次印加する場合、書き込み放電を発生させたサブフィー
ルドに後続するサブフィールドにおいては、直下の前記
放電セルの列電極にパルスが印加されていた場合は、注
目する前記放電セルにも列電極にパルスを印加すること
を特徴とする請求項６に記載のプラズマディスプレイパ
ネルの駆動方法。
【請求項９】行電極を複数の行電極群に分割し、前記
行電極群の中で走査パルスを上から下へ１ライン置きに
印加する場合、書き込み放電を発生させたサブフィール
ドに後続するサブフィールドにおいては、２つ上の前記
放電セルの列電極にパルスが印加されていた場合は、注
目する前記放電セルにも列電極にパルスを印加すること
を特徴とする請求項６に記載のプラズマディスプレイパ
ネルの駆動方法。
【請求項１０】行電極を複数の行電極群に分割し、前
記行電極群の中で走査パルスを下から上へ１ライン置き
に印加する場合、書き込み放電を発生させたサブフィー
ルドに後続するサブフィールドにおいては、２つ下の前
記放電セルの列電極にパルスが印加されていた場合は、
注目する前記放電セルにも列電極にパルスを印加するこ
とを特徴とする請求項６に記載のプラズマディスプレイ
パネルの駆動方法。
【請求項１１】列電極にパルスを印加するか否かを表
示画像に応じて決定する際の規則は、列電極にパルスを
印加しても表示される輝度が維持され、かつ表示する画
像の垂直方向への輝度の変化があらかじめ定められた値
よりも大きい場合に前記列電極にパルスを印加するもの
であることを特徴とする請求項１から請求項３のいずれ
かに記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】書き込み放電を発生させたサブフィー
ルドに後続するサブフィールドにおいては、前記書き込
み工程を実行したサブフィールドにおける１ライン期間
前の列電極に印加されたパルスの有無により列電極にパ
ルスを印加するか否かを制御することを特徴とする請求
項１１に記載のプラズマディスプレイパネルの駆動方
法。
【請求項１３】書き込み放電を発生させたサブフィー
ルドにおいて、同一列電極上にある前記放電セルで１ラ
イン期間前に書き込み放電を発生しなかった場合は、後
続するサブフィールドにおいても列電極にパルスを印加
することを特徴とする請求項１２に記載のプラズマディ
スプレイパネルの駆動方法。
【請求項１４】行電極を複数の行電極群に分割し、前
記行電極群の中で走査パルスを上から下へ１ラインずつ
順次印加する場合、書き込み放電を発生させたサブフィ
ールドにおいて、直上の前記放電セルの列電極にパルス
が印加されていない場合は、後続のサブフィールドにお
いても列電極にパルスを印加することを特徴とする請求
項１３に記載のプラズマディスプレイパネルの駆動方
法。
【請求項１５】行電極を複数の行電極群に分割し、前
記行電極群の中で走査パルスを下から上へ１ラインずつ
順次印加する場合、書き込み放電を発生させたサブフィ
ールドにおいて、直下の前記放電セルの列電極にパルス
が印加されていない場合は、後続のサブフィールドにお
いても列電極にパルスを印加することを特徴とする請求
項１３に記載のプラズマディスプレイパネルの駆動方
法。
【請求項１６】行電極を複数の行電極群に分割し、前
記行電極群の中で走査パルスを上から下へ１ライン置き
に印加する場合、書き込み放電を発生させたサブフィー
ルドにおいて、２ライン上の前記放電セルの列電極にパ
ルスが印加されていない場合は、後続のサブフィールド
においても列電極にパルスを印加することを特徴とする
請求項１３に記載のプラズマディスプレイパネルの駆動
方法。
【請求項１７】行電極を複数の行電極群に分割し、前
記行電極群の中で走査パルスを下から上へ１ライン置き
に印加する場合、書き込み放電を発生させたサブフィー
ルドにおいて、２ライン下の前記放電セルの列電極にパ
ルスが印加されていない場合は、後続のサブフィールド
においても列電極にパルスを印加することを特徴とする
請求項１３に記載のプラズマディスプレイパネルの駆動
方法。
【請求項１８】走査ラインごとに配列された複数の行
電極とこの行電極に交叉して配列された複数の列電極と
の各交点にて１画素に対応した放電セルを形成したプラ
ズマディスプレイパネルに対し、１フィールド内に配列
されたＮ個（Ｎは整数）のサブフィールドのうち、いず
れかのサブフィールドにおいて前記書き込み放電を生じ
させることにより、それ以降のサブフィールドでは列電
極に印加されるパルスの有無にかかわらず維持期間に発
光するプラズマディスプレイパネルの駆動方法であっ
て、前記書き込み放電を発生させたサブフィールドに後
続するサブフィールドにおいては、列電極にパルスを印
加するか否かを表示画像に応じて決定することを特徴と
するプラズマディスプレイパネルの駆動方法。
【請求項１９】走査ラインごとに配列された複数の行
電極とこの行電極に交叉して配列された複数の列電極と
の各交点にて１画素に対応した放電セルを形成したプラ
ズマディスプレイパネルに対し、１フィールド内に配列
されたＮ個（Ｎは整数）のサブフィールドのうち、いず
れかのサブフィールドにおいて前記書き込み放電を生じ
させることにより、それ以降のサブフィールドでは列電
極に印加されるパルスの有無にかかわらず維持期間に発
光しないプラズマディスプレイパネルの駆動方法であっ
て、前記書き込み放電を発生させたサブフィールドに後
続するサブフィールドにおいては、列電極にパルスを印
加するか否かを表示画像に応じて決定することを特徴と
するプラズマディスプレイパネルの駆動方法。