DE4418862C1 - Speichervorrichtung mit Seitenwählfähigkeit und Speichersystem für seriellen Zugriff - Google Patents

Description

Die Erfindung bezieht sich auf eine Speichervorrichtung und ein Speichersystem und insbesondere auf eine Speichervorrichtung in integrierter Schaltung mit Seitenwählfä­ higkeit.

Um den Bedarf der Multimedium-Computersysteme heutzutage zu begeg­ nen, wurde die Speichervorrichtung in integrierter Schaltung neuerlich zum Speichern einer riesigen Informationsmenge, wie Sprache und Bild­ information, verwendet. Die Information, wie Sprache oder Bild, hat die Charakteristiken einer Kontinuität von Daten. Mit anderen Worten wird diese Information zur meisten Zeit gespeichert und wiedergewonnen, und zwar sequentiell oder seriell.

Typischerweise besteht ein Speichersystem eines Datenverarbeitungssystems aus einer Vielzahl von Speichervorrichtungen in integrierter Schaltung (IC). Zum Beispiel sind in Fig. 1(a) eine Vielzahl von IC-Speichervor­ richtungen gezeigt, um ein Speichersystem aufzubauen, an das eine Zentralverarbeitungseinheit (CPU) 12 innerhalb eines Datenverarbeitungs­ systems gekoppelt ist. Unter dieser Art einer Systemkonfiguration ist es erforderlich, äußere Anschlüsse wie P1, P2 etc., vorzusehen, um den unterschiedlichen Adreßbereich, der von der einzelnen Speichervorrichtung 110, 112, etc. eingenommen wird, zu unterscheiden. Wie gezeigt in Fig. 1(a), ist Vss an die Anschlüsse P1, P2 der ersten Speichervorrichtung 110 gekoppelt, was jeweils eine Seite 0 des Adreßbereichs anzeigt, der von der ersten Speichervorrichtung 110 eingenommen ist, und Vdd ist an den Anschluß P1 gekoppelt, wohingegen Vss an den Anschluß P2 der zweiten Speichervorrichtung 112 gekoppelt ist, was eine Seite 1 des Adreßbereichs anzeigt, der von der zweiten Speichervorrichtung 112 eingenommen wird. Wenn nur die Anschlüsse P1, P2 zu diesem Zweck verfügbar sind, ist die maximale Anzahl der in dem gezeigten Datenverarbeitungssystem verwendeten Speichervorrichtungen vier. Der erste Nachteil dieser Kon­ struktion bezieht sich auf die besonderen Seitenwählanschlüsse, wie P1, P2, . . . etc., die für jede Speichervorrichtung in dem System erforderlich sind. Der zweite Nachteil betrifft den menschlichen Fehler; der oft auftritt, wenn die Anschlüsse P1, P2 mit den Bezugsspannungen Vdd, Vss verbunden werden.

Um die oben erwähnten Nachteile zu vermeiden, brennen bzw. prägen manche Hersteller die Seitennummer in die Speichervorrichtung ein und bringen die Seitennummer im letzten Schritt des Herstellungsprozesses darauf als Label an, und zwar unter dem Auftrag der Anwender der Speichervorrichtung. Damit hat jede Speichervorrichtung wie hergestellt eine feste und unabänderbare Seitennummer darin, wie gezeigt in Fig. 1(b). Dieser Ansatz, der die Sache bezüglich Fig. 1(a) löst, schafft neue Nachteile. Zum Beispiel, da die Seitennummer für jede Speichervor­ richtung fest ist, muß der Hersteller eine bestimmte Menge der Speicher­ vorrichtung mit unterschiedlicher Seitennummer bevorraten, was schädlich für die Inventurverwaltung ist. Zum anderen muß der Systemhersteller; der die Speichervorrichtung mit fester Seitennummer in dem System implementiert, das er herstellt, sicherstellen, daß das System wie herge­ stellt nicht Speichervorrichtungen mit der gleichen Seitennummer enthält. Andernfalls würde das System nicht funktionieren.

Aus der US 48 73 671 ist eine Vorrichtung zum Lesen einer sequentiel­ len Reihe von Speicherregistern innerhalb einer Speichermatrix bekannt geworden. Die Vorrichtung weist ein Adreßregister bzw. eine Zähler­ einrichtung zum Zugriff auf ein bestimmtes Speicherregister in der Speichermatrix und eine Einrichtung zum Bestimmen, daß alle in dem bestimmten Speicherregister gespeicherten Bits gelesen wurden, auf. Die Vorrichtung erlaubt einen seriellen Lesezugriff unter Verwendung einer beliebigen Startadresse. Dadurch kann die Vorrichtung als ein Schiebere­ gister variabler Länge eingesetzt werden.

Aus der US 40 44 339 ist ein block-orientierter Speicher mit wahlfreiem Zugriff bekannt geworden. Der Speicher weist eine Vielzahl von in Speichermatrizen ausgebildeten Speicherblöcke auf. Jeder Speicherblock wird durch eine bestimmtes Signal identifiziert. Zu jedem Speicherblock gehört ein Schieberegister; mit dem die Speicherstellen des jeweiligen Speicherblocks sequentiell adressiert werden können.

Es ist die Aufgabe der Erfindung, die bekannten Speichervorrichtungen für seriellen Zugriff so weiterzubilden, daß deren Zuordnung zu einer Speicherseite auch nach Herstellung der Speichervorrichtung frei gewählt werden kann und die Seitenwählfähigkeit keinen prinzipiellen quantitati­ ven Beschränkungen unterliegt.

Diese Aufgabe wird gelöst mit einer Speichervorrichtung gemäß den Patentansprüchen 1 oder 2 und mit einem Speichersystem gemäß Patent­ anspruch 12. Vorteilhafte Ausgestaltungen davon sind den Unteransprü­ chen zu entnehmen.

Die vorgesehene Speichervorrichtung mit seriellem Zugriff weist einen ersten Datenanschluß und eine Speicherzellenmatrix mit einer Vielzahl von Adreßstellen auf. Die Speichervorrichtung für seriellen Zugriff weist ein Schieberegister; eine Adreßdecodierschaltung und eine Seitenwählvor­ richtung auf.

Das Schieberegister, das auf ein Adreßtaktsignal anspricht, speichert einen ersten Adreßwert einer Speicheroperation mit seriellem Zugriff. Das Schieberegister weist einen ersten Eingangsanschluß auf, der mit dem ersten Datenanschluß gekoppelt ist. Die Adreßdecodierschaltung greift seriell auf die Vielzahl von Adreßstellen der Speicherzellenmatrix zu, und zwar ansprechend auf ein Zugriffssteuersignal, den ersten Adreßwert, das Adreßtaktsignal und ein Taktsignal.

Die Seitenwählvorrichtung ist mit dem Schieberegister gekoppelt und spricht auf das Zugriffssteuersignal, das Adreßtaktsignal und das Taktsi­ gnal an und speichert in selektiver Weise eine Seitennummer.

Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegen­ den Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit der Zeichnung. In der Zeich­ nung zeigen:

Fig. 1(a) eine Speichersystemkonfiguration eines ersten Typs gemäß der herkömmlichen Technik;

Fig. 1(b) eine Speichersystemkonfiguration eines zweiten Typs gemäß der herkömmlichen Technik;

Fig. 2(a) eine Speichersystemkonfiguration mit nur einer Speichervor­ richtung der vorliegenden Erfindung;

Fig. 2(b) eine Speichersystemkonfiguration mit einer Vielzahl von Speichervorrichtungen der vorliegenden Erfindung;

Fig. 3 den Zeitablauf der Übertragung des ersten Adreßwerts gemäß der Erfindung;

Fig. 4 ein bevorzugtes Ausführungsbeispiel der detaillierten Funk­ tion der Speichervorrichtung der Erfindung für seriellen Zugriff;

Fig. 5(a) den Zeitablauf einer Speicherschreiboperation der Speicher­ vorrichtung 22 in Fig. 2(b) gemäß der Erfindung;

Fig. 5(b) den Zeitablauf einer Speicherschreiboperation der Speicher­ vorrichtung 24 in Fig. 2(b) gemäß der Erfindung, wenn die Schreiboperation zu der Speichervorrichtung 22 durch eine Seitenbegrenzung fällt;

Fig. 5(c) den Zeitablauf einer Speicherleseoperation der Speichervor­ richtung 22 in Fig. 2(b), in welche zuvor Daten geschrieben worden sind, und zwar gemäß der Erfindung;

Fig. 6(a) eine detaillierte Schaltung der Flankendetektorfunktion in Fig. 4, zusammenhängend mit dem Ladesignal 448 und dem Inkrementierungssignal 446;

Fig. 6(b) eine detaillierte Schaltung der Flankendetektorfunktion der Fig. 4, zusammenhängend mit dem Ladeseitensignal 450;

Fig. 7 die Weise, wie das Schreibsignal 241 und das Lesesignal 242 von dem Taktsignal 230 und dem Zugriffssteuersignal 240 erzeugt werden; und

Fig. 8 die Schaltung, von der das Speicherendesignal 260 erzeugt wird.

Wie gezeigt in Fig. 2(a) ist gemäß der Erfindung eine Speichervorrich­ tung 21 für seriellen Zugriff an eine Sprachaufzeichnungs-Steuervorrich­ tung 23 gekoppelt. Die Informationsleitungen enthalten eine Taktleitung (CLK) 230, eine Adreßtaktleitung (ADDCLK) 210, eine bidirektionale Datenleitung 220, eine Speicherschreib/Lese-Leitung (WR/) 240 und eine Speicherendeleitung (EOM) 260. Die Speicher-Schreib/-Lese-Leitung 240 ist eine Speicherzugriffssteuerleitung.

In Fig. 2(b) ist ein Speichersystem für seriellen Zugriff gezeigt, das an eine Zentralverarbeitungseinheit 23 gekoppelt ist. Das Speichersystem für seriellen Zugriff weist eine Vielzahl von Speichervorrichtungen 22, 24 für seriellen Zugriff auf, wobei jede der Vielzahl von Speichervorrichtun­ gen für seriellen Zugriff mit der anderen in Kaskade gekoppelt ist, um das Speichersystem für seriellen Zugriff zu bilden. Die Vielzahl von Speichervorrichtungen für seriellen Zugriff weisen eine erste Speichervor­ richtung 22 und eine letzte Speichervorrichtung 28 (nicht gezeigt) auf.

Jede Speichervorrichtung für seriellen Zugriff weist eine Speicherzel­ lenmatrix auf, die eine Vielzahl von Adreßstellen aufweist, und weist einen EOM-Anschluß zum Senden eines Speicherendesignals auf, wenn auf eine letzte Stelle der Speicherzellenmatrix der Speichervorrichtung zugegriffen wird, und weist einen Zugriffssteuereingangsanschluß (W/) auf. Der EOM-Anschluß jeder; außer der letzten Speichervorrichtung 28 für seriellen Zugriff, der Vielzahl von Speichervorrichtungen für seriellen Zugriff ist mit dem Zugriffssteuereingangsanschluß (W/) der nächsten Speichervorrichtung für seriellen Zugriff in Kaskade gekoppelt, um das Speichersystem für seriellen Zugriff, wie gezeigt in Fig. 2(b), zu bilden.

Auf die Daten der Speichervorrichtungen 22, 24, . . . etc. mit einer Viel­ zahl von Adreßstellen wird seriell durch die Datenleitung 220 zugegriffen. Der Datenanschluß (DATA) der Speichervorrichtungen 22, 24, . . . etc. gibt seriell einen ersten Adreßwert einer Speicheroperation für seriellen Zugriff, während einer ersten Zeitperiode ein und überträgt die Daten selektiv seriell während einer restlichen Zeitperiode. Der erste Adreßwert enthält Information, welche die Seitennummer innerhalb des Speichersy­ stems anzeigt, welches der Zugriffsoperation entspricht. Der Zeitablauf der Übertragung des ersten Adreßwerts durch die Datenleitung 220 ist in Fig. 3 offenbart. Pm . . . Po stellen den Seitenwert dar, auf den zu­ gegriffen wird, und Am . . . Ao stellen den Adreßwert innerhalb der Spei­ chervorrichtung mit dem Seitenwert Pm . . . Po dar. Gemäß der Erfindung kann eine Speichervorrichtung nicht gelesen werden, ohne daß vorher Daten hineingeschrieben wurden, was später verstanden werden wird.

Wie in Fig. 4 gezeigt, weist die Speichervorrichtung für seriellen Zugriff der Erfindung ein Schieberegister 42 auf, das auf das Adreßtaktsignal 210 anspricht und den ersten Adreßwert einer Speicheroperation für seriellen Zugriff speichert. Das Schieberegister 42 weist einen ersten Eingangsanschluß auf, der an den Datenanschluß (DATA) der Speicher­ vorrichtung gekoppelt ist. Die Speichervorrichtung für seriellen Zugriff weist eine Adreßdecodierschaltung 44 auf, die auf die Vielzahl von Adreßstellen der Speicherzellenmatrix 46 seriell zugreift, und zwar in Antwort auf ein Schreibsignal 241 und ein Lesesignal 242, den ersten Adreßwert 421, das Adreßtaktsignal 210. Das Schreibsignal 241 und das Lesesignal 242 beziehen sich beide auf das Taktsignal 230 und das Speicher-Schreib/Lese-Signal 240, von denen die Details später beschrie­ ben werden. Das Schieberegister 42 weist N Datenregister 420 auf, von denen jedes zusammen in Serie gekoppelt ist, um das Schieberegister 42 zu bilden. Jedes der N Datenregister weist einen Datenausgangsanschluß (Q), einen Takteingangsanschluß (CLK) und einen Dateneingangsanschluß (D) auf. Der Dateneingangsanschluß eines ersten Datenregisters der N Datenregister ist der erste Eingangsanschluß des Schieberegisters 42 und ist mit dem Datenanschluß (DATA) gekoppelt. Der Takteingang jedes Datenregisters ist angepaßt, um das Adreßtaktsignal 210 zu empfangen.

Die Adreß-Dekodierschaltung 44 weist einen Adreß-Zwischenspeicher/ -Zähler 442 auf, welcher N Eingangsanschlüsse aufweist, von denen jeder mit dem Dateneingangsanschluß (Q) eines entsprechenden Datenregisters 420 gekoppelt ist, wobei der erste Adreßwert in Antwort auf ein Ladesi­ gnal 448 zwischengespeichert wird und der Wert der Adreßstelle, auf die in Antwort auf ein Inkrementierungssignal 446 zugegriffen wird, inkre­ mentiert wird.

Die Adreßdekodierschaltung 44 weist weiterhin einen Flankendetektor 444 auf, der in Antwort auf das Speicher-Lese/Schreib-Signal 240, das Taktsig­ nal 230 und das Adreßtaktsignal 210, das Ladesignal 448, das Inkremen­ tierungssignal 446 und ein Ladeseitensignal 450 erzeugt.

Die Speichervorrichtung weist eine Seitenwählfunktion auf, die in Antwort auf das Zugriffssteuersignal 240, das Adreßtaktsignal 210 und das Taktsi­ gnal 230 selektiv eine Seitennummer zwischenspeichert.

Die Seitenwählfunktion weist einen Seiten-Zwischenspeicher/-Zähler 422 und ein Seitenregister 433 auf. Der Seitenzwischenspeicher/-Zähler 422, der mit dem Schieberegister 42 gekoppelt ist, zwischenspeichert und speichert einen Seitenwert Pm . . . Po, der im ersten Adreßwert enthalten ist, und zwar in Antwort auf ein Ladesignal 448. Der Seiten-Zwischen­ speicher/-Zähler 422 inkrementiert um 1, wenn ein Seiteninkrementie­ rungssignal 440 geltend gemacht wird. Das Seitenregister 43, welches einen Eingang an einem Ausgang des Seiten-Zwischenspeichers/-Zählers 422 gekoppelt hat, speichert in Antwort auf ein Ladeseitensignal 450 die Seitennummer von dem Ausgang des Seiten-Zwischenspeichers/-Zählers 422. Wie erwähnt, wird der Wert innerhalb des Seiten-Zwischenspei­ chers/-Zählers 422 jeder Speichervorrichtung in dem in Fig. 2(b) gezeig­ ten System um 1 inkrementiert, wenn ein Seiteninkrementierungssignal 440 durch den Adreß-Zwischenspeicher/-Zähler 442 geltend gemacht wird.

Die Seitenwählfunktion weist ferner eine Zugriffssteuerfunktion auf, die angepaßt ist, um die Seitennummer 431 des Seitenregisters 43 und eine Zwischenspeicherausgabe 411 von dem Seiten-Zwischenspeicher/-Zähler 422 zu empfangen. In Antwort auf das Zugriffssteuersignal 240 überträgt die Zugriffssteuerfunktion selektiv die Daten entsprechend der Vielzahl von Adreßstellen jeder Speichervorrichtung in dem Speichersystem.

Die Zugriffssteuerfunktion weist einen Komparator 45, ein Setz-Rücksetz- Flip-Flop 47, ein AND-Gatter 49 und einen Datenpuffer 48 auf. Der Komparator 45 erzeugt ein Zugriffssignal 452 durch Vergleichen der Seitennummer 431 mit der Zwischenspeicherausgabe 411. Das Zugriffs­ signal 452 wird negiert, wenn die Seitennummer 431 unterschiedlich von der Zwischenspeicherausgabe 411 ist.

Das Setz-Rücksetz-Flip-Flop 47 weist einen Setzeingangsanschluß auf, der das Ladeseitensignal 450 empfängt, weist einen Rücksetzeingangsanschluß auf, der ein Einschalt-Rücksetzsignal 471 empfängt, und weist einen Datenausgang auf, der ein Lesefreigabesignal 472 erzeugt.

Das AND-Gatter 49 weist einen Ausgang auf, der ein Pufferfreigabesi­ gnal 491 erzeugt, und zwar in Antwort auf das Zugriffssignal 452, das Lesefreigabesignal 472 und das Zugriffssteuersignal 240.

Der Datenpuffer 48, der an den Datenanschluß der Speichervorrichtung bzw. der Speicherzellenmatrix 46 gekoppelt ist, überträgt seriell die Daten in Antwort auf das Zugriffssteuersignal 240, das Pufferfreigabesi­ gnal 491 und das Taktsignal 230. Wenn das Zugriffssteuersignal 240 aufgrund einer Speicherschreiboperation geltend gemacht wird, während das Pufferfreigabesignal 491 aufgehoben ist, ist der Datenpuffer 48 noch freigegeben, um die Speicherschreiboperation zuzulassen.

Wenn ein erster Adreßwert Pm . . . Po, Am . . . Ao einer Speicherschreibopera­ tion zu dem Schieberegister 42 der Speichervorrichtung 22, 24 in Fig. 2(b) über die Datenleitung 220 durch die Adreßtaktsignale 210 gesendet wird, wird nur der Eingang zum W/-Anschluß der ersten Speichervor­ richtung 22 geltend gemacht. Die Eingabe zu den W/-Anschlüssen anderer Speichervorrichtungen, wie 24 in Fig. 2(b), werden alle negiert.

Wenn damit der erste Takt über die Taktleitung 230 hereinkommt, behandelt die erste Speichervorrichtung 22 die Operation als eine Schreiboperation, und alle anderen Speichervorrichtungen 24, . . . etc. behandeln die Operation als eine Leseoperation.

Jedoch wird beim Einschalten des Datenverarbeitungssystems das Ein­ schalt-Rücksetzsignal 471, das Flip-Flop 47 jeder Speichervorrichtung rücksetzen, welches das Lesefreigabesignal 472 auf niedrig zieht. Nachfol­ gend zieht dieses negierte Lesefreigabesignal 472 das Pufferfreigabesignal 491 auf niedrig, so daß dem Datenpuffer 48 jeder Speichervorrichtung unmöglich gemacht wird, Daten zu übertragen. Mit anderen Worten, wenn die Speichervorrichtungen 22, . . . 28 innerhalb des Systems nie be­ schrieben worden sind, nachdem das System eingeschaltet ist, können alle Speichervorrichtungen nicht gelesen werden. Demzufolge gibt es, wenn in die erste Speichervorrichtung 22 Daten geschrieben werden, keine Opera­ tionen für die restlichen Speichervorrichtungen, in dem in Fig. 2(b) gezeigten System, solange vorher keine Schreiboperation durchgeführt worden ist.

Die Seitenwählfunktion weist ferner eine Seitenbegrenzungslogik 424 auf, die ein Speicherendesignal 260 in Antwort auf das Seiteninkrementie­ rungssignal 440 geltend macht, wenn eine letzte Adreßstelle der Speicher­ zellenmatrix beschrieben wird, und macht das Speicherendesignal 260 für eine kurze Dauer in Antwort auf das Seiteninkrementierungssignal 440 geltend, wenn eine letzte Adreßstelle der Speicherzellenmatrix gelesen wird.

Nachdem der erste Adreßwert vollständig in das Schieberegister 42 eingegeben ist, was durch den negierten Zustand des Adreßtaktsignals 210 angezeigt ist, löst die ansteigende Flanke des ersten Taktsignals auf der Taktleitung 220 während der Periode, bei der das Zugriffssteuersignal (WR/) hoch ist, ein geltend gemachtes Ladeseitensignal 450 aus, wobei die Seiteninformationsausgabe von dem Seiten-Zwischenspeicher/- Zähler 422, z. B. Wert 00, in das Seitenregister 43 zwischengespeichert wird.

Wenn eine letzte Adreßstelle der Speichervorrichtung 22 erreicht ist, wird nur das Speicherendesignal 260 der Speichervorrichtung 22 von niedrig nach hoch gezogen, was den W/-Anschluß der zweiten Speichervorrich­ tung 24 dazu zwingt, hoch zu sein. Jedoch inkrementiert das geltend gemachte Seiteninkrementierungssignal 440 von dem Adreß-Zwischen­ speicher/-Zähler 442 jeder Speichervorrichtung automatisch den Wert des Seiten-Zwischenspeichers/-Zählers 422 von 00 auf 01 innerhalb jeder Speichervorrichtung im System. Daher wird das nachfolgende erste Taktsi­ gnal auf der Taktleitung 230 ein geltend gemachtes Ladeseitensignal 450 senden, um einen aktualisierten Seitennummerwert 01 zu dem Seiten­ register 43 der zweiten Speichervorrichtung 24 zu laden. Wenn der Zugriff der Speichervorrichtung 24 fortdauert und eine letzte Adreßstelle der zweiten Speichervorrichtung 24 erreicht ist, wird eine nächste Seiten­ nummer 10 in das Seitenregister 43 der dritten Speichervorrichtung 26, etc. geladen werden. Die Seitenwählfunktion wird daher mit der Erfin­ dung erreicht.

Der Zeitablauf einer Speicherschreiboperation der Erfindung ist in Fig. 5(a) gezeigt, in der gefunden werden kann, wenn auf eine letzte Spei­ cherstelle zugegriffen wird, ein Speicherendesignal (EOM) 260 geltend gemacht wird (hoch), um mehr Daten in die nächste Speichervorrichtung 24 zu schreiben. Der Zeitablauf in Fig. 5(b) zeigt die nachfolgende Operation der zweiten Speichervorrichtung 24 in dem Speichersystem, nachdem das Speicherendesignal 260 der ersten Speichervorrichtung 22 geltend gemacht ist. In dem in Fig. 5 gezeigten bevorzugten Ausfüh­ rungsbeispiel wird die Schreiboperation erkannt, wenn das Speicher- WR/-Signal 240 durch die Steuereinrichtung 23 auch hochgezogen wird, und die Speicherleseoperation wird erkannt, wenn das Speicher- WR/-Signal 240 durch die Steuereinrichtung 23 auf niedrig gezogen wird.

Nachdem die Daten in eine Speichervorrichtung 22 in dem System geschrieben sind, können die Daten in der Speichervorrichtung 22 dann durch das Senden eines ersten Adreßwertes einer Speicherleseoperation ausgelesen werden. Es soll jedoch verstanden werden, daß das Lade­ seitensignal 450 nicht für eine Speicherleseoperation geltend gemacht wird. Daher wird der in dem Seitenregister 43 gespeicherte Wert wäh­ rend einer Speicherleseoperation nicht geändert werden. In dem in Fig. 4 gezeigten bevorzugten Ausführungsbeispiel wird die laufende Seiten­ nummer 411 in dem Seiten-Zwischenspeicher/-Zähler 422 jeder Speicher­ vorrichtung mit dem Wert 431 in dem Seitenregister 43 jeder Speicher­ vorrichtung verglichen werden. Wenn zwei Werte nicht übereinstimmen, wird das Zugriffssignal 452 negiert, so daß sich ein negiertes Pufferfreiga­ besignal 491 ergibt. Wenn das Zugriffssteuersignal 240 ein Speicherschrei­ ben anzeigt, wäre der Datenpuffer 48 noch freigegeben, um die Daten zu übertragen, und zwar ungeachtet des Status des Pufferfreigabesignals 491. Wenn jedoch das Zugriffssteuersignal 240 ein Speicherlesen anzeigt, wird der Datenpuffer 48 gesperrt, um die Daten dieser Speichervorrich­ tung nicht zu übertragen, wenn das Pufferfreigabesignal 491 aufgehoben wird.

Wenn z. B. zwei Werte für eine bestimmte Speichervorrichtung 22 über­ einstimmen hat diese bestimmte Speichervorrichtung 22 eine Seitennum­ mer 431, welche die gleiche ist, die in dem Seiten-Zwischenspeicher/- Zähler 422 gespeichert ist. Die Daten in der Speicherzellenmatrix 46 dieser bestimmten Speichervorrichtung 22 werden daher über die Daten­ leitung 220 ausgelesen. Wenn die Speicherleseoperation fortfährt, und eine letzte Adreßstelle jeder Speichervorrichtung erreicht ist, wird der Wert 411 in dem Seiten-Zwischenspeicher/-Zähler 422 um 1 inkremen­ tiert werden. Der Wert 431 ist nicht mehr gleich dem Wert 411 für die Speichervorrichtung 22, und sie ist gesperrt, um die Daten darin nicht auszugeben. Jedoch wird der Wert 431 des Seitenregisters 43 für die nächste Speichervorrichtung 24 gleich dem aktualisierten Wert 411, und daher wird die Speichervorrichtung 24 freigegeben, die Daten darin zu übertragen.

Der Zeitablauf einer Speicherleseoperation ist in Fig. 5(c) gezeigt, in der gefunden werden kann, wenn alle entsprechenden Daten übertragen worden sind, ein Impuls mit kurzer Dauer an der Speicherendesignallei­ tung 260 geltend gemacht wird.

Die Schaltung des Flankendetektors 444, der das Inkrementierungssignal 446 und das Ladesignal 448 erzeugt, gezeigt in Fig. 6(a), weist ein NAND-Gatter 60, ein erstes NOR-Gatter 62, ein zweites NOR-Gatter 64, einen Inverter 66, eine Verzögerungsstrecke 67 und ein AND-Gatter 68 auf. Das NAND-Gatter 60 weist zwei Eingänge auf, die ein Lesesignal 242 bzw. ein Schreibsignal 241 empfangen, und weist einen Ausgang auf, der das Inkrementierungssignal 446 erzeugt. Das erste NOR-Gatter 62 weist einen ersten Eingang, einen zweiten Eingang und einen ersten Ausgang auf. Der erste Eingang empfängt das Inkrementierungssignal 446. Das zweite NOR-Gatter 64 weist einen dritten Eingang, einen vierten Eingang und einen zweiten Ausgang auf. Der dritte Eingang empfängt das Adreßtaktsignal 210, der vierte Eingang ist an den ersten Ausgang des ersten NOR-Gatters 62 gekoppelt, und der zweite Ausgang ist mit Eingang des ersten NOR-Gatters 62 gekoppelt und erzeugt ein zweites Ausgangssignal 641. Der Inverter 66 hat einen fünften Eingang und einen dritten Ausgang. Der fünfte Eingang ist mit dem zweiten Ausgang des zweiten NOR-Gatters 64 gekoppelt, und der dritte Ausgang erzeugt ein drittes Ausgangssignal 661. Das AND-Gatter 68 erzeugt in Antwort auf das zweite Ausgangssignal 641 und das dritte Ausgangssignal 661 das Ladesignal 448.

Die Schaltung des Flankendetektors 444, der das Ladeseitensignal 450 erzeugt, gezeigt in Fig. 6(b), weist ein AND-Gatter 80, ein erstes NOR- Gatter 82, ein zweites NOR-Gatter 84, einen Inverter 86, eine Verzöge­ rungsstrecke 87 und ein AND-Gatter 88 auf. Das AND-Gatter 80 weist zwei Eingänge auf, die das Taktsignal 230 bzw. das Speicher-Lese/- Schreib-Signal 240 empfangen, und weist einen Ausgang auf. Das erste NOR-Gatter 82 weist einen ersten Eingang, einen zweiten Eingang und einen ersten Ausgang auf. Der erste Eingang ist mit dem Ausgang des AND-Gatters 80 gekoppelt. Das zweite NOR-Gatter 84 weist einen dritten Eingang, einen vierten Eingang und einen zweiten Ausgang auf.

Der dritte Eingang empfängt das Adreßtaktsignal 210, der vierte Eingang ist mit dem ersten Ausgang des ersten NOR-Gatters 82 gekoppelt, und der zweite Ausgang ist mit dem zweiten Eingang des ersten NOR-Gat­ ters 82 gekoppelt und erzeugt ein zweites Ausgangssignal 841. Der Inverter 86 hat einen fünften Eingang und einen dritten Ausgang. Der fünfte Eingang ist mit dem zweiten Ausgang des zweiten NOR-Gatters 84 gekoppelt, und der dritte Ausgang erzeugt ein drittes Ausgangssignal 861. Das AND-Gatter 88 erzeugt in Antwort auf das zweite Ausgangs­ signal 841 und das dritte Ausgangssignal 861 das Ladeseitensignal 450.

In Fig. 7 ist gezeigt, daß das Schreibsignal 241 erzeugt ist, indem eine NAND-Operation am dem Taktsignal 230 und dem Speicher-Lese/- Schreib-Signal (WR/RD) 240 ausgeführt wird, und das Lesesignal 242 wird erzeugt, indem eine NAND-Operation an dem Taktsignal 230 und dem invertierten Signal des Speicher-Lese/-Schreibsignal 240 ausgeführt wird. Wie gezeigt in Fig. 8, weist die Schaltung zum Erzeugen des Spei­ cherendesignals 260 ein Flip-Flop 91, einen Inverter 92, eine Verzöge­ rungsstrecke 93, ein AND-Gatter 94 und einen Multiplexer 95 auf. Wenn das Zugriffssteuersignal 240 ein Speicherschreiben anzeigt, wird das Signal 911 zu dem EOM-Signal 260 über den Multiplexer 95 übertragen. Wenn das Zugriffssteuersignal 240 ein Speicherlesen anzeigt, wird das Signal 941 zu dem EOM-Signal 260 über den Multiplexer 95 übertragen. Der Rücksetzanschluß und der CLK-Anschluß des Flip-Flops 91 empfängt das Ladeseitensignal 450 bzw. das Seiteninkrementierungssignal 440. Der Datenanschluß des Flip-Flops 91 ist an Vdd gekoppelt. Das Seiteninkre­ mentierungssignal 440 wird auch zu dem AND-Gatter 94 und dem Inverter 92, wie gezeigt, gespeist.

Mit dem offenbarten ersten bevorzugten Ausführungsbeispiel stellt die Erfindung folgende Vorteile über die herkömmlichen Techniken bereit.

• 1. Resultierend aus der Seitenwählfunktion der Erfindung kann eine Vielzahl von Speichervorrichtungen für seriellen Zugriff mit einer kleinen Speicherkapazität in Kaskade miteinander gekop­ pelt werden, um ein Speichersystem mit einer viel größeren Speicherkapazität zu bilden.
• 2. Nur eine DATA-Leitung 210 und eine Adreßtaktleitung 210 sind erforderlich, um auf Speicherzellenmatrix 21 seriell bei einer konkurrenzfähigen Zugriffsgeschwindigkeit zuzugreifen.
• 3. Die Schnittstellenanschlüsse zwischen der Steuereinrichtung 23 und der Speichervorrichtung in integrierter Schaltung der Erfindung sind gleich gehalten, ungeachtet der Größe der Spei­ chervorrichtung d. h. 256K, 1M, ect . .
• 4. Die eingebaute Seitenbegrenzungslogik innerhalb der Speicher­ vorrichtung wird ein Speicherendesignal 260 zu der Speicher­ einrichtung 23 ausgeben, wenn auf eine letzte Adreßstelle zu­ gegriffen wird. Es gibt kein Erfordernis, die Wählsignale M1, M2 zu inplementieren, die den verwendeten Speichertyp (Größe) anzeigen, wodurch mehr Anschlüsse gespart werden.

Claims (13)

1. Speichervorrichtung für seriellen Zugriff mit einem ersten Daten­ anschluß und einer Speicherzellenmatrix mit einer Vielzahl von Adreßstellen, wobei die Vorrichtung aufweist:
ein Schieberegister zum Speichern eines ersten Adreßwertes einer Speicheroperation für seriellen Zugriff, und zwar in Antwort auf ein Adreßtaktsignal, wobei das Schieberegister einen ersten Eingangs­ anschluß aufweist, der mit dem ersten Datenanschluß gekoppelt ist;
eine Adreßdecodierschaltung zum seriellen Zugreifen auf die Vielzahl von Adreßstellen der Speicherzellenmatrix in Antwort auf ein Zu­ griffssteuersignal, den ersten Adreßwert, das Adreßtaktsignal und ein Taktsignal; und
eine Seitenwähleinrichtung, die mit dem Schieberegister gekoppelt ist, zum selektiven Speichern einer Seitennummer darin, und zwar in Antwort auf das Zugriffssteuersignal, das Adreßtaktsignal und das Taktsignal.

2. Speichervorrichtung für seriellen Zugriff mit einer Speicherzellenma­ trix mit einer Vielzahl von Adreßstellen, wobei die Vorrichtung aufweist:
einen Datenanschluß zum seriellen Eingeben eines ersten Adreßwerts einer Speicheroperation für seriellen Zugriff während einer ersten Zeitperiode und zum seriellen übertragen von Daten während einer restlichen Zeitperiode;
eine Seitenwähleinrichtung, die angepaßt ist, um den ersten Adreß­ wert zu empfangen, zum selektiven Speichern einer Seitennummer; und zwar in Antwort auf ein Zugriffssteuersignal, ein Adreßtaktsignal und ein Taktsignal.

3. Speichervorrichtung nach Anspruch 2, die weiterhin aufweist:
ein Schieberegister zum Speichern, des ersten Adreßwerts der Spei­ cheroperation für seriellen Zugriff, und zwar in Antwort auf ein Adreßtaktsignal, wobei das Schieberegister einen ersten Eingangs­ anschluß aufweist, der mit dem Datenanschluß gekoppelt ist;
eine Adreßdecodierschaltung zum seriellen Zugreifen auf die Vielzahl von Adreßstellen der Speicherzellenmatrix in Antwort auf das Zu­ griffssteuersignal, den ersten Adreßwert, das Adreßtaktsignal und das Taktsignal.

4. Speichervorrichtung nach Anspruch 1 oder 3, wobei die Seitenwähl­ einrichtung aufweist:
einen Seiten-Zwischenspeicher/-Zähler; der mit dem Schieberegister gekoppelt ist, zum Zwischenspeichern eines Seitenwerts, der in dem ersten Adreßwert enthalten ist, und zwar in Antwort auf ein Ladesi­ gnal, wobei der Seiten-Zwischenspeicher/-Zähler um 1 inkrementiert wird, in Antwort auf ein Seiteninkrementierungssignal;
ein Seitenregister mit einem Eingang, der an einen Ausgang des Seiten-Zwischenspeichers/-Zählers gekoppelt ist, zum Speichern der Seitennummer in Antwort auf ein Ladeseitensignal.

5. Speichervorrichtung nach Anspruch 4, wobei die Seitenwähleinrich­ tung weiterhin aufweist:
eine Zugriffssteuereinrichtung, die angepaßt ist, um die Seitennum­ mer des Seitenregisters und eine Zwischenspeicherausgabe von dem Seiten-Zwischenspeicher/-Zähler zu empfangen, und zum selektiven Übertragen der Daten entsprechend der Vielzahl von Adreßstellen, auf die seriell zugegriffen wird, und zwar in Antwort auf das Zu­ griffssteuersignal.

6. Speichervorrichtung nach Anspruch 5, wobei die Zugriffssteuereinrich­ tung aufweist:
einen Komparator zum Vergleichen der Seitennummer mit der Zwi­ schenspeicherausgabe, um ein Zugriffssignal zu erzeugen.

7. Speichervorrichtung nach Anspruch 5, wobei die Zugriffssteuereinrich­ tung weiterhin aufweist:
ein Setz-Rücksetz-Flip-Flop mit einem Setzeingangsanschluß, der das Ladeseitensignal empfängt, mit einem Rücksetzeingangsanschluß, der ein Einschaltrücksetzsignal empfängt, und mit einem Datenausgang, der ein Lesefreigabesignal erzeugt.

8. Speichervorrichtung nach Anspruch 7, wobei die Zugriffssteuerein­ richtung weiterhin aufweist:
ein AND-Gatter zum Erzeugen eines Pufferfreigabesignals in Antwort auf das Zugriffssignal, das Lesefreigabesignal und das Zugriffssteuer­ signal.

9. Speichervorrichtung nach Anspruch 8, wobei die Zugriffssteuereinrich­ tung weiterhin aufweist:
einen Datenpuffer; der mit dem Datenanschluß bzw. der Speicher­ zellenmatrix gekoppelt ist, zum seriellen Übertragen der Daten in Antwort auf das Zugriffssteuersignal, das Pufferfreigabesignal und das Taktsignal.

10. Speichervorrichtung nach Anspruch 4, wobei die Seitenwähleinrich­ tung weiterhin eine Seitenbegrenzungslogik aufweist, und zwar zum Geltendmachen eines Speicherendesignals in Antwort auf das Seiten­ inkrementierungssignal, wenn eine letzte Adreßstelle der Speicherzel­ lenmatrix beschrieben wird, und zum Geltendmachen eines Speicher­ endesignals für nur eine kurze Dauer in Antwort auf das Seiten­ inkrementierungssignal, wenn eine letzte Adreßstelle der Speicherzel­ lenmatrix gelesen wird.

11. Speichervorrichtung nach Anspruch 1 oder 3, wobei die Adreßdeko­ dierschaltung weiterhin aufweist:
einen Flankendetektor zum Erzeugen des Ladesignals, des Inkremen­ tierungssignals und des Ladeseitensignals in Antwort auf das Zugriffs­ steuersignal, das Adreßtaktsignal und das Taktsignal.

12. Speichersystem für seriellen Zugriff, das aufweist:
eine Vielzahl von Speichervorrichtungen für seriellen Zugriff, wobei jede der Vielzahl von Speichervorrichtungen für seriellen Zugriff zu der anderen in Kaskade gekoppelt ist, um das Speichersystem für seriellen Zugriff zu bilden, wobei die Vielzahl von Speichervorrich­ tungen für seriellen Zugriff eine erste und eine letzte Speichervor­ richtung für seriellen Zugriff aufweist, wobei jede Speichervorrichtung für seriellen Zugriff eine Speicherzellenmatrix aufweist, die eine Vielzahl von Adreßstellen aufweist, einen EOM-Anschluß zum Sen­ den eines Speicherendesignals aufweist, wenn auf eine letzte Stelle der Speicherzellmatrix zugegriffen wird, und einen Zugriffssteuer­ eingang aufweist, wobei der EOM-Anschluß jeder, außer der letzten Speichervorrichtung für seriellen Zugriff, der Vielzahl von Speicher­ vorrichtungen für seriellen Zugriff mit dem Zugriffssteuereingang des anderen Speichers für seriellen Zugriff in Kaskade gekoppelt ist, um das Speichersystem für seriellen Zugriff zu bilden.

13. Speichersystem für seriellen Zugriff nach Anspruch 12, wobei die Speichervorrichtung für seriellen Zugriff einen ersten Datenanschluß aufweist, und wobei die Speichervorrichtung für seriellen Zugriff aufweist:
ein Schieberegister zum Speichern eines ersten Adreßwerts einer Speicheroperation für seriellen Zugriff, und zwar in Antwort auf ein Adreßtaktsignal, wobei das Schieberegister einen Eingangsanschluß aufweist, der mit dem ersten Datenanschluß gekoppelt ist;
eine Adreßdecodierschaltung zum seriellen Zugreifen auf die Vielzahl von Adreßstellen der Speicherzellenmatrix in Antwort auf ein Zu­ griffssteuersignal, den ersten Adreßwert, das Adreßtaktsignal und das Taktsignal; und
eine Seitenwähleinrichtung, die mit dem Schieberegister gekoppelt ist, zum selektiven Speichern einer Seitennummer in Antwort auf das Zugriffssteuersignal, das Adreßtaktsignal und das Taktsignal.