DE3811148A1 - Datenverarbeitungsgeraet mit einer speichersteuerfunktion - Google Patents
Datenverarbeitungsgeraet mit einer speichersteuerfunktionInfo
- Publication number
- DE3811148A1 DE3811148A1 DE3811148A DE3811148A DE3811148A1 DE 3811148 A1 DE3811148 A1 DE 3811148A1 DE 3811148 A DE3811148 A DE 3811148A DE 3811148 A DE3811148 A DE 3811148A DE 3811148 A1 DE3811148 A1 DE 3811148A1
- Authority
- DE
- Germany
- Prior art keywords
- unit
- data
- clock
- central
- central unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/125—Frame memory handling using unified memory architecture [UMA]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
- Memory System (AREA)
- Television Systems (AREA)
Description
Die Erfindung betrifft ein Datenverarbeitungsgerät mit ei
ner Speichersteuerfunktion auf der Grundlage der Erfassung
des Zustands (state) einer Zentraleinheit (CPU), insbeson
dere bei einem System mit einem Bildspeicher, wie dem End
gerät bzw. Terminal eines Videotext-Systems oder eines
Teletextempfängers, zur wirksamen und wirtschaftlichen Steue
rung des Datenaustausches zwischen einer Zentraleinheit
und dem Bildspeicher.
In einem System, wie einem Endgerät eines Videotext- bzw.
Bildschirmtext-Systems oder eines Teletext-Empfängers, bei
dem übertragene Bilddaten auf einer Monitor-Kathodenstrahl
röhre dargestellt werden, ist bekanntlich ein Bildspeicher
zum Speichern der Bilddaten über eine Zentraleinheit erfor
derlich. Dabei können die folgenden drei Techniken oder
Methoden als Zugriffsart für die Zentraleinheit für einen
Zugriff zu den Bilddaten aus dem Bildspeicher angewandt
werden:
- 1. Die Zentraleinheit diskriminiert eine Wiedergabe- oder Anzeigeperiode - d. h. eine Periode, in welcher Bildda ten auf der Kathodenstrahlröhre (dem Bildschirm) wieder gegeben werden - von einer wiedergabefreien Periode und greift Daten aus dem Bildspeicher nur während der wie dergabefreien Periode (Nicht-Wiedergabeperiode) aus dem Bildspeicher heraus.
- 2. Eine Wiedergabesteuereinheit (z. B. ein Wiedergabesteuer- IC) steuert alle Operationen des Bildspeichers. Wenn die Zentraleinheit einen Zugriff zu den Daten im Bild speicher herstellt, überträgt sie die Adresse der ange forderten Daten und die Daten selbst zur Wiedergabesteuer einheit in einem Anschluß- oder Weg-Übertragungssystem (port transfer system) (z. B. einem Register). Wenn die Wiedergabesteuereinheit die Datenübertragung von der Zentraleinheit feststellt, überträgt sie die Daten zum Bildspeicher unter Heranziehung einer Zugriffsperiode, die in der Wiedergabeperiode durch einen Arbeits-Random speicher oder -RAM zugewiesen ist.
- 3. Eine Leseperiode, während welcher im Bildspeicher ent haltene Daten für Wiedergabe auf der Kathodenstrahlröhre ausgelesen werden, und eine Zugriffsperiode, während welcher die Zentraleinheit Daten aus dem Bildspeicher herausgreift (accesses), werden auf einer Zeitteilbasis vorgesehen. Wenn die Zentraleinheit in der Leseperiode Daten aus dem Bildspeicher für Wiedergabe herausgreift, wird mit einem geeigneten Zeittakt ein Wartesignal zur Zentraleinheit ausgegeben, um damit den Zugriff der Zen traleinheit bis zu einer möglichen maximalen Zugriffs periode zu verzögern.
Nach der oben zuerst genannten Methode kann die Zentral
einheit Daten aus dem Bildspeicher nur in der wiedergabe
freien Periode herausgreifen, was zu einer sehr mangelhaf
ten Datenübertragungsleistung führt. Da nach der zweitge
nannten Methode Daten auch während der wiedergabefreien
Periode mittels Zyklusraubs übertragen werden können, ist
die Datenübertragungsleistung vergleichsweise gut. Falls
jedoch eine Unterbrechung o. dgl. auftritt, während die Zen
traleinheit Daten zum Bildspeicher überträgt, kann eine
Übertragungsadresse für die Bilddaten in unerwünschter Wei
se geändert werden, weil der (die) Datenaustausch oder
-übertragung nach dem Weg-Übertragungssystem erfolgt. Um
dies zu vermeiden, muß das Übertragungsadreß-Management
bei der durch den Arbeits-RAM durchgeführten Unterbrechungs
verarbeitung o. dgl. kompliziert oder komplex sein. Dabei
müssen zusätzliche Speicheradreßbereiche vorgesehen wer
den, und die Software wird überlastet oder überladen, mit
dem Ergebnis, daß sich die Datenübertragungsleistung ver
schlechtert. Da bei der unter 3. beschriebenen Methode die
Zentraleinheit selbst Daten zum Bildspeicher überträgt,
kann das Übertragungsadreß-Management bei der Unterbrechungs
verarbeitung o. dgl. einfach durchgeführt werden. Da die
Zeitspanne, welche die Zentraleinheit für einen Datenzu
griff zum Bildspeicher benötigt, im allgemeinen länger ist
als die Zeitspanne, welche die Wiedergabesteuereinheit für
das Auslesen von Daten aus dem Bildspeicher benötigt, ist
ein ausreichender Zeitspielraum zum Erzeugen des Wartesi
gnals zu (mit) einem zweckmäßigen Zeitpunkt bzw. Zeittakt
(timing) erforderlich. Wenn daher die unter 3. genannte
Methode, die viel Zeit für eine Zugriffsoperation erfor
dert, für ein System, wie das Videotext-System (VIDEOTEX
system) oder den Tele- bzw. Bildschirmtextempfänger, bei
dem eine große Datenmenge für Wiedergabe ausgelesen und
gleichzeitig in den Bildspeicher eingelesen wird, übernom
men wird, verschlechtert sich die Datenübertragungsleistung.
Kurz gesagt: Bei einer Möglichkeit, nach der die Zentral
einheit einen Datenzugriff zum Bildspeicher herstellen
kann, wird bei der unter 1. genannten Methode oder Tech
nik die Übertragungsleistung verschlechtert, während die
unter 2. beschriebene Methode oder Technik zusätzliche
Speicheradreßbereiche oder -plätze erfordert und die Über
ladung der Software vergrößert. Zudem verschlechtert sich
bei der unter 3. erwähnten Methode die Datenübertragungs
leistung, wenn diese Methode für das Videotextsystem o. dgl.
übernommen wird, bei dem eine große Datenmenge mit hoher
Geschwindigkeit ausgelesen und eingeschrieben (eingelesen)
wird.
Aufgabe der Erfindung ist damit die Schaffung eines ver
besserten Datenverarbeitungsgeräts mit einer Speichersteuer
funktion auf der Grundlage einer Zentraleinheit-Zustands
detektion, bei dem die Speichersteuerung ohne einen zusätz
lichen Speicherbereich, ohne Vergrößerung der Überladung
(burden) der Software und mit hoher Datenübertragungs
leistung auch bei einem System, wie dem Videotextsystem
(VIDEOTEX system), bei dem eine große Datenmenge mit
hoher Geschwindigkeit ausgelesen und eingeschrieben wird,
durchgeführt werden kann.
Diese Aufgabe wird bei einem Datenverarbeitungsgerät, um
fassend eine Speichereinheit mit einer Adreßklemme und einer
Datenklemme zum Einschreiben/Auslesen von zu verarbeitenden
Daten, von denen (bestimmte) Daten in einer vorbestimmten
Periode auftreten, eine Zentraleinheit mit einem Datenanschluß
(port) und einem Adreßanschluß zum voneinander unabhängi
gen Übertragen und Empfangen der in den Bildspeicher ein
zuschreibenden bzw. aus ihm auszulesenden Daten sowie einer
Adresse für die Daten, einem Warteanschluß zum Abnehmen
eines Wartesignals für die Anweisung einer Warteoperation
des Auslesens/Einschreibens der Daten und einem Taktanschluß
zum Abnehmen eines Bezugstakts mit mehreren Zuständen, ein
schließlich Perioden entsprechend der Periode der Daten
sowie einer Zugriffsperiode für eine Einschreib- oder Aus
leseoperation an den Daten, wobei der Bezugstakt zum Betätigen
oder Ansteuern der Zentraleinheit benutzt wird, sowie mit
einem vorbestimmten Steueranschluß zum Ausgeben eines vor
bestimmten Steuersignals nach Maßgabe einer Operation der
Zentraleinheit, die ihrerseits ausgelegt ist für Betrieb
nach Maßgabe eines Programms zum Verarbeiten der Daten in
Übereinstimmung mit der vorbestimmten Periode und dem Warte
signal, und eine erste Steuereinheit mit Datenabrufeinheit
und Adreßabrufeinheit, die zwischen Daten- und Adreßanschluß
der Zentraleinheit sowie Daten- bzw. Adreßklemmen der Spei
chereinheit geschaltet sind, wobei die Datenabrufeinheit
und die Adreßabrufeinheit an den vorbestimmten Steueranschluß
der Zentraleinheit angeschlossen sind, erfindungsgemäß ge
löst durch eine zweite Steuereinheit mit einer Zeittakt
signalerzeugungseinheit zum Erzeugen des an den Steueran
schluß der Zentraleinheit angelegten und eine Operation der
Zentraleinheit definierenden Bezugstakts sowie eines vor
bestimmten Bezugsimpulses zur Darstellung einer Beziehung
zwischen dem Bezugstakt und der Zugriffsperiode, mit einer
Betriebszustanddetektoreinheit zum Abnehmen des Bezugsimpulses
von der Zeittaktsignalerzeugungseinheit und des vorbestimm
ten Steuersignals vom Steueranschluß der Zentraleinheit
zwecks Erfassung (Detektion) eines Betriebszustands der
Zentraleinheit in bezug auf die Zugriffsperiode des Bezugs
takts, und mit einer Wartesignalerzeugungseinheit zum Erzeugen
eines vorbestimmten Wartesignals entsprechend dem Zustand
der Zentraleinheit und zum Liefern des vorbestimmten Warte
signals zum Warteanschluß der Zentraleinheit in Überein
stimmung mit einem Detektionsergebnis von der Betriebszu
standdetektoreinheit.
Im folgenden ist eine bevorzugte Ausführungsform der Erfin
dung im Vergleich zum Stand der Technik anhand der Zeich
nung näher erläutert. Es zeigt
Fig. 1 ein Blockschaltbild eines herkömmlichen Datenverar
beitungsgeräts,
Fig. 2A und 2B Adreßkarten oder -pläne zur Erläuterung
der Arbeitsweise des Geräts nach Fig. 1,
Fig. 3 ein Blockschaltbild eines Datenverarbeitungsgeräts
gemäß der Erfindung,
Fig. 4 einen Adreßplan zur Erläuterung der Arbeitsweise des
Geräts nach Fig. 3,
Fig. 5 ein Blockschaltbild einer Ausführungsform des Daten
verarbeitungsgeräts gemäß der Erfindung,
Fig. 6A bis 6M, 8A bis 8H, 11A bis 11M und 12A bis 12K
Zeitsteuerdiagramme zur Erläuterung der jeweiligen
Arbeitsweise der betreffenden Teile bei der Aus
führungsform nach Fig. 5 und
Fig. 7, 9, 10 und 13 detaillierte Schaltbilder der betref
fenden Teile bei der Ausführungsform nach Fig. 5.
Im folgenden ist zunächst das der Erfindung zugrundeliegen
de Prinzip erläutert. Die Erfindung zielt insbesondere auf
die Verbesserung der oben unter 2. beschriebenen Methode
oder Technik (Methode (2)) ab.
Gemäß der USA-Patentanmeldung 5 49 442 (vom 7. 11. 1983) wen
det diese Methode (2) ein Weg-Übertragungssystem (port
transfer system) als (für) Datenübertragung oder -austausch
zwischen einer Zentraleinheit (CPU) und einem Speicher an.
Fig. 1 veranschaulicht schematisch ein herkömmliches Zei
chendatenverarbeitungsgerät zur Durchführung der Speicher
steuerung (memory control) unter Anwendung des Weg-Über
tragungssystems. Um beim Gerät nach Fig. 1 Daten in einen
Bildspeicher 8 einzuschreiben, überträgt eine Zentralein
heit (CPU) 7 (nach dem Weg-Übertragungssystem) alle Adres
sen, zu denen ein Zugriff hergestellt werden soll, und
alle Daten zu einem (X, Y)-Adreßregister 4 und einem Ein
schreib- oder Einleseregister 5 in einer Wiedergabesteuer
einheit 3 nur über einen Datenbus (D-Bus). In Fig. 1 sind
mit 2 a ein Programm-Festwertspeicher oder -ROM der Zentral
einheit 7 und mit 2 b ein Arbeits-Randomspeicher oder -RAM
zum Ausführen von Arbeiten, einschließlich Übertragungs
adreß-Management bei einer Unterbrechungsverarbeitung o.
dgl., bezeichnet. Die Zentraleinheit 7 liefert ein Chip-
Freigabesignal von einem nicht dargestellten Adreßdecodie
rer zum Arbeits-RAM 2 b, und sie liefert eine Adreßdaten
einheit über einen Adreß-Bus (A-Bus) zum Arbeits-RAM 2 b.
Die Steuereinheit 3 umfaßt einen Wiedergabeadreßgenerator
16, einen Schalter 17 und einen RGB-Decodierer 1 zwischen
ihren Registern und dem Bildspeicher 8. Der Decodierer 1 ist
mit einer externen Monitor-Kathodenstrahlröhre (CRT) 6 ver
bunden. Es ist zu beachten, daß Fig. 1 hauptsächlich eine
Dateneinlesesequenz veranschaulicht, während eine Daten
auslesesequenz dabei weggelassen (nicht dargestellt) ist.
Die Fig. 2A und 2B sind Adreßpläne (address maps) beim be
schriebenen herkömmlichen Gerät zur Darstellung eines
Speicheradreßbereichs (Fig. 2A) und eines Ein/Ausgabe-
Adreßbereichs (Fig. 2B). Im Speicheradreßbereich (Fig. 2A)
bei einem System dieser Art ist normalerweise dem ROM 2 a
und dem Arbeits-RAM 2 b jeweils ein Bereich von 32 Kbyte
zugewiesen (given). Der Bildspeicher ist in einem anderen
Speicherbereich (oder -platz) über den Speicheradreßraum
angeordnet. Der Bildspeicher ist (braucht) somit nicht in
einem Adreßplan an oder bei der Zentraleinheit 7 angeord
net (zu sein). Dies ist deshalb der Fall, weil bei diesem
herkömmlichen Gerät die Datenübertragung nach dem Weg-Über
tragungssystem erfolgt. Demzufolge ist ein Speicher von
64 Kbyte für Mehrzweck- oder Universalverwendung vollstän
dig vom ROM 2 a und vom Arbeits-RAM 2 b belegt. Zusätzlich
muß ein Speicherbereich für den Bildspeicher 8 vorgesehen
sein.
Zur Ausführung einer (eines) Arbeitsroutine(programms) mit
Übertragungsadreß-Management, ausgeführt in der Unterbre
chungsverarbeitung durch den Arbeits-RAM 2 b, müssen somit
zusätzliche Adreßbereiche vorgesehen sein, wobei die Soft
ware überlastet oder überladen ist.
Mit der nachstehend zunächst allgemein beschriebenen Erfin
dung werden nun die vorstehend geschilderten Mängel beim
herkömmlichen Gerät ausgeschaltet. Gemäß Fig. 3 umfaßt das
erfindungsgemäße Gerät neben den in Fig. 3 dargestellten
Teilen oder Einheiten eine Wartesteuereinheit 3 b aus einem
Zeittaktsignalgenerator 10 zum Erzeugen und Liefern eines
Systemtakts zur Zentraleinheit 7, einen Zustandsdetektor 12
zum Erfassen eines augenblicklichen Zustands der Zentral
einheit 7 nach Maßgabe eines Steuersignals (z. B. eines RD-,
WR- oder MREQ-Signals) von der Zentraleinheit 7 sowie einen
Wartesignalgenerator 11 zum Erzeugen eines optimalen Warte
signals. Beim Gerät gemäß Fig. 3 wird das Weg-Übertragungs
system nicht angewandt. Die Zentraleinheit 7 überträgt da
her Daten unabhängig bzw. getrennt zum Adreßregister 4 und
zu einem Einschreibdatenregister 5 in der Wiedergabesteuer
einheit 3 a über einen Adreß-Bus (A-Bus) bzw. einen Daten-Bus
(D-Bus). Darüber hinaus erzeugt die Wartesteuereinheit 3 b
bei Datenübertragung oder -austausch ein optimales Warte
signal. Erfindungsgemäß braucht daher ein eine große Kapa
zität besitzender Arbeits-RAM von 32 Kbyte nicht vorgesehen
zu sein, um das Übertragungsadreß-Management bei der Unter
brechungsverarbeitung durchzuführen.
Bei der beschriebenen Anordnung erzeugt der Generator 10
Taktsignale für die Zentraleinheit 7, und er kann einen
Zustand jedes Taktsignals prüfen. Der Generator 10 kann
somit eine Beziehung zwischen der Zugriffsperiode, in wel
cher die Zentraleinheit 7 einen Zugriff zum Bildspeicher
8 herstellen kann, und den Takten oder Taktsignalen der
Zentraleinheit 7 prüfen. Zusätzlich kann der Zustandsdetek
tor 12 den Zustand der Zentraleinheit 7 prüfen, d. h. der
Zustand (state) der Zentraleinheit 7 kann in einer durch
die Speichersteuereinheit erzeugten oder vorgegebenen Zu
griffsperiode der (für die) Zentraleinheit 7 erfaßt werden.
Wenn somit die Zentraleinheit 7 einen Zugriff zum Bildspei
cher 8 herstellt, kann der Wartesignal-Generator 11 ein
optimales Wartesignal zur Zentraleinheit 7 liefern. Infolge
dessen kann auch beim Videotext-System o. dgl., bei dem eine
große Datenmenge aus dem Bildspeicher 8 ausgelesen und in
diesen eingelesen wird, die Datenübertragung wirksam und wirt
schaftlich innerhalb einer kurzen Zugriffsperiode ausgeführt
werden, ohne daß ein zusätzlicher Speicheradreßbereich vor
gesehen oder die Software vergrößert wird, wie dies beim
herkömmlichen Weg-Übertragungssystem der Fall ist.
Fig. 4 veranschaulicht Speicheradreßbereiche als einen
Adreß- oder Adressenplan beim Gerät gemäß Fig. 3, wenn die
ses auf das Videotext-System (VIDEOTEX system) angewandt
ist. Bei Verwendung eines Speichers von 64 Kbyte werden
die einer oberen Hälfte 0000H bis 8000H entsprechenden 32
Kbyte dem Festwertspeicher bzw. ROM 2 a und die restlichen
32 Kbyte, entsprechend einer unteren Hälfte 8000H bis 0FFFFH,
dem Bildspeicher 8 für zwei Bildfelder, d. h. ein Codebild
feld und ein Musterbildfeld, zugewiesen. Dies ist deshalb
der Fall, weil die Datenübertragung nicht nach dem Weg-
Übertragungssystem erfolgt, sondern ein Bildspeicherbereich
unmittelbar auf dem Adreßbereich der Zentraleinheit gebil
det oder hergestellt werden kann. Da im Bildspeicherbereich
zumindest ein Leerbereich von 4 Kbyte gebildet ist, kann
dieser Leerbereich für einen beliebigen anderen Randomspei
cher benutzt werden. Unter der Voraussetzung, daß ein Wie
dergabebereich 256 Punkte × 256 Linien bzw. Zeilen umfaßt,
ist damit in jedem Bildfeldbereich eine Farbeinheit (color
ing unit) ein Einheitsblock von 4 × 4, jede FG- und BG-
Einheit für Farbe umfaßt 4 Bits, und ein Datenattribut (DA)
umfaßt 4 Bits. Wenn in diesem Fall ein Punktmuster (DP)
8 Kbyte beträgt, und FG 2 Kbyte, BG 2 Kbyte und Datenüber
lagerung (data flashing) (DA) 2 Kbyte betragen, sind nur
14 Kbyte für jeden Bildfeldbereich erforderlich, d. h. es
werden insgesamt nur 28 Kbyte benötigt. Da jedoch tatsäch
lich ein effektiver Wiedergabebereich nur 248 Punkte × 204
Zeilen zu umfassen braucht, ist ein Leerbereich größer.
Es ist zu beachten, daß in Fig. 3 nur eine Dateneinschreib
sequenz dargestellt ist, während eine Datenauslesesequenz
zur Vereinfachung der Darstellung weggelassen ist. Die Da
tenauslesesequenz wird jedoch in Verbindung mit der zu be
schreibenden Ausführungsform erläutert werden und ist für
den Fachmann anhand des Dateneinschreibsystems ohne weite
res verständlich.
Im folgenden ist eine Ausführungsform des erfindungsgemäßen
Datenverarbeitungsgeräts anhand der Zeichnung im einzelnen
beschrieben.
Fig. 5 veranschaulicht eine Ausführungsform der Erfindung,
bei welcher eine Zentraleinheit (CPU) 7 zur Herstellung
eines Zugriffs zum Bildspeicher 8 für die Durchführung einer
Datenlese/Einschreibeoperation vorgesehen ist. Ein Takt CCK
für die Zentraleinheit 7 wird durch einen Zeittaktsignal
generator 10 auf der Basis eines von einem Taktgenerator 9
erzeugten Systemtakts SCK erzeugt. Ein Wartesignalgenera
tor 11 dient zum Prüfen eines Zustands der Zentraleinheit
7 und zum Erzeugen eines optimalen Wartesignals WAIT auf
der Grundlage eines von der Zentraleinheit 7, wenn diese
einen Zugriff zum Bildspeicher 8 herstellt, ausgegebenen
oder gelieferten Steuersignals. Einschreib- und Lesedetek
toren 12 bzw. 13 dienen zur Feststellung oder Erfassung,
daß die Zentraleinheit 7 die Einschreib- bzw. Ausleseopera
tionen durchführt. Ein Adreßverriegelungskreis 15 verrie
gelt die von der Zentraleinheit 7 über einen CPU-Adreßbus
ausgegebenen Adressen A 0 bis A 15 mittels eines Ausgangs
signals von einem NOR-Glied 14. Diese Zugriffsadressen
werden durch einen Adreßschalter 17 auf von einem Wider
gabeadreßgenerator 16 gelieferte Wiedergabeadressen umge
schaltet und über einen Speicheradreßbus zum Bildspeicher
8 geliefert. Ein Einschreibdatenverriegelungskreis 18 dient
zum Verriegeln (latching) der von der Zentraleinheit 7
über einen CPU-Datenbus ausgegebenen Einschreibdaten. Wenn
ein Puffer 19 aktiviert oder freigegeben ist, werden die
verriegelten Einschreibdaten über einen Speicherdatenbus zum
Bildspeicher 8 geliefert. Ein Lesedatenverriegelungskreis
dient zum Verriegeln der über den Speicherdatenbus aus dem
Bildspeicher 8 ausgelesenen Daten. Wenn ein Puffer 21 akti
viert oder freigegeben ist, werden verriegelte Lesedaten
durch die Zentraleinheit 7 über den CPU-Datenbus ausgele
sen.
Im folgenden ist die Arbeitsweise der vorstehend beschrie
benen Ausführungsform erläutert. Die Fig. 6A bis 6M sind
Zeitsteuerdiagramme zur Erläuterung der Arbeitsweise des
Generators 10 gemäß Fig. 5. Die gestrichelten Linien in
den Fig. 6K und 6L geben dabei Zeitpunkte oder Zeittakte
(timings) an, zu bzw. mit denen die Einschreibdaten von
der Zentraleinheit 7 tatsächlich eingeschrieben werden.
Bei dieser Ausführungsform wird ein Takt 4 fsc (= 14,32
MHz), der das 4fache der Farbhilfsträgerfrequenz fsc be
trägt, ein Systemtakt SCK (Fig. 6A). Wie aus den Fig. 6A
bis 6M hervorgeht, entspricht eine 8 Takte CCK umfassende
Periode (entsprechend einer 8-Punkte-Periode der Wieder
gabedaten) von 8/5 fsc (Fig. 6B) der 20 Takte umfassen
den Periode des Takts SCK von 4 fsc. Wie in Entsprechung
zu einer Adreßperiode gemäß Fig. 6C dargestellt ist, ent
spricht unter der Voraussetzung, daß eine 2 Takte umfassen
de Periode (≒= 140 ns) des Takts SCK eine Basis- oder Grund
einheit ist, die 8 Punkte umfassende Periode der Wieder
gabedaten 10 Grundeinheiten. Da beim Videotext-System jedes
der Code- und Musterbildfelder durch Daten von 4 Arten oder
Typen gebildet ist (d. h. FG-Farbe, BG-Farbe, Überlagerung
(flashing) (DA) und Punktmuster (DP)), müssen in der Periode
von 8 Punkten dabei 8 Punktdaten von 8 Arten ausgelesen
werden. Aus diesem Grund werden periodisch zwei zusätzliche
Grundeinheiten erzeugt. Diese beiden, periodisch erzeugten
zusätzlichen Grundeinheiten sind nachstehend als Zugriffs
periode ACC beschrieben, in welcher die Zentraleinheit 7
einen Zugriff zum Bildspeicher 8 herstellen kann.
Zum Erzeugen verschiedener, noch zu beschreibender Signale
zusätzlich zum Takt SCK ist der Generator 10 gemäß Fig.
7 aus zwei 10-Bit-Schieberegistern 30 und 31 gebildet. Ein
NOR-Glied 32 initialisiert das Register 30. Vom Generator
10 erzeugte Signale WLP 1 bis WLP 4 (Fig. 6D bis 6G) werden
dem noch näher zu beschreibenden Wartesignalgenerator 11
zugeführt und als Bezugsverriegelungsimpulse zum Prüfen
eines Zustands der Zentraleinheit 7 benutzt. Ein Signal
SF 9 (Fig. 6H) repräsentiert einen Startzeittakt der Periode
ACC. Ein Signal SF 10 (Fig. 6I) dient als Verriegelungsimpuls
zum Verriegeln der aus dem Bildspeicher 8 zum Verriegelungs
kreis 20 ausgelesenen Daten. Ein Signal SW 5 (Fig. 6J) ist
ein Umschalt- oder Schaltimpuls für den Umschalter 17 zum
Wählen der Zentraleinheit 7 in der Periode ACC. Ein Signal
WOE (Fig. 6K) ist ein Einschreibausgabe-Freigabesignal zum
Öffnen des Puffers 19 in der Periode ACC, wenn sich die
Zentraleinheit 7 in einem Einschreiboperationsmodus befin
det. Signale AGR 2 und AGR 1 (Fig. 6L und 6M) werden dem noch
näher zu beschreibenden Detektor 12 zugeführt und zur Fest
stellung oder Bestimmung, daß sich die Zentraleinheit im
Einschreiboperationsmodus befindet, benutzt.
Im folgenden ist eine beim Einschreiben von Daten durch
die Zentraleinheit 7 in den Bildspeicher 8 durchgeführte
Operation erläutert. Die Fig. 8A bis 8H sind Zeitsteuerdia
gramme zur Erläuterung dieser Operation der Zentraleinheit 7.
- 1. Einschreibeadressen A 0 bis A 15 von der Zentraleinheit 7 werden durch den Verriegelungskreis 15 über den CPU- Adreßbus unter Verwendung eines Signals (Fig. 8C) von der Zentraleinheit 7 als Verriegelungsimpuls verrie gelt. In diesem Fall werden die Adressen verriegelt, wenn das Signal von der Zentraleinheit 7 auf den (niedrigen) Pegel "L" übergeht, und zwar über das NOR- Glied 14. Das an die andere Eingangsklemme des NOR-Glieds 14 vom Detektor 13 her angelegte Signal WACC 1 besitzt normalerweise den Pegel "L".
- 2. Wenn ein Signal (Fig. 8G) von der Zentraleinheit 7 ansteigt, werden von der Zentraleinheit 7 über den CPU- Datenbus ausgegebene Einschreibdaten im Verriegelungs kreis 18 gespeichert.
- 3. Wenn die Zentraleinheit 7 diese Einschreiboperation durch führt, erfaßt der Detektor 12 diese Operation unter Aus gabe von Signalen WACC 1 und WACC 2.
Die in Fig. 9 dargestellte Anordnung des Detektors 12 ist
nachstehend im einzelnen erläutert. Bei dieser Ausführungs
form wird die untere Hälfte 8000H bis 0FFFFH von 64 Kbytes
(16 Zeilen von A 0 bis A 15) als Bereich für den oben beschrie
benen Bildspeicher 8 benutzt. Wenn daher das durch den Ver
riegelungskreis 15 verriegelte Signal A 15′ den (hohen) Pe
gel "H" besitzt und der Bildspeicher 8 der Einschreibopera
tion unterworfen ist, geht ein Q-Ausgangssignal (Signal
WACC 1) eines D-Flipflops 51 auf den Pegel "H" über. Dieses
Signal des Pegels "H" wird zu einem D-Flipflop 52 durch
ein Signal SF 9 verriegelt, welches den Beginn der Periode
ACC repräsentiert, und das Signal WACC 2 geht auf den Pegel
"H" über. Das Signal WACC 1 wird auf den Pegel "L" durch
das Signal AGR 2 zurückgeführt, das ausgegeben wird, wenn
das Signal WACC 2 auf den Pegel "H" übergeht (d. h. der Bild
speicher 8 unterliegt der Einschreiboperation). Das Signal
WACC 2 wird durch das Signal AGR 1 auf den Pegel "L" zurück
geführt, nachdem das Signal WACC 1 auf den Pegel "L" über
geht. Einschreibadresse und -daten werden dem Bildspeicher
8 vom Schalter 17 und vom Puffer 19 während der Periode
ACC zugeliefert, um damit die Daten einzuschreiben.
Da das Signal WACC 1 den Pegel "H" annimmt, wenn die Zen
traleinheit 7 die Daten in den Bildspeicher 8 einzuschrei
ben beginnt, nimmt der Verriegelungsimpuls (vom NOR-Glied
14 ausgegeben) vom Verriegelungskreis 15 den Pegel "L" an,
und die Einschreibadresse wird gehalten oder gespeichert,
auch wenn CPU-Adreßimpulse A 0 bis A 15 geändert werden.
Diese Adresse wird gehalten, bis die Daten in den Bildspei
cher 8 eingeschrieben sind. (Nach dem Einschreiben der Da
ten geht das Signal WACC auf den Pegel "L" über.) Dies be
deutet, daß das Signal WACC 1 anzeigt, daß die Einschreib
operation der Zentraleinheit 7 beendet ist, während das
Signal WACC 2 angibt, daß die Einschreiboperation durchge
führt wird.
- 4. Wenn die Einschreiboperation fortlaufend durchgeführt werden soll, liefert der Generator 11 das Signal . Diese Operation ist nachstehend erläutert.
Fig. 10 veranschaulicht die Anordnung bzw. den Schal
tungsaufbau des Generators 11; die Fig. 11A bis 11M
sind Zeitsteuerdiagramme. Gemäß Fig. 10 ist dabei ein
Wartesignalgenerator vorgesehen, der elf Flipflops FF 1
bis FF 11 und neun NAND-Glieder NAND 1 bis NAND 9 umfaßt
und der während einer Ausleseoperation arbeitet.
In den Fig. 8A und 11D bis 11G repräsentieren die Sym
bole T 1, T 2 und T 3 die Zustände der Zentraleinheit 7,
während das Symbol Tw für einen Wartezustand der Zentral
einheit 7 steht. Gemäß den Zeitsteuerdiagrammen nach
den Fig. 8A bis 8H tritt ein Anstieg des Signals von
der Zentraleinheit 7 (welches der Erfassung oder Fest
stellung der Einschreiboperation entspricht) in Synchro
nismus mit dem Abfall des Takts T 3 auf. Daher wird im
Zeittakt gemäß Fig. 11D eine Einschreiboperation, die
beim ersten Takt T 3 auftritt, in der Zugriffsperiode
ACC 1 verarbeitet, während eine Einschreiboperation, die
beim ersten Takt T 3 auftritt, in der Zugriffsperiode
ACC 1 verarbeitet, während eine Einschreiboperation beim
nächsten Takt T 3 in der nächsten Zugriffsperiode verar
beitet wird. Wenn daher die Einschreiboperation im Zeit
takt gemäß Fig. 11D andauert, braucht das Signal nicht erzeugt zu werden.
Zu einem Zeittakt (oder Zeitpunkt) gemäß Fig. 11E wird
eine beim ersten Takt T 3 auftretende Einschreibopera
tion in der Periode ACC 1 verarbeitet. Wenn in diesem
Fall die nächste Einschreiboperation auftritt oder er
folgt, erfolgt die nächste Einschreiboperation, bevor
die erste Einschreiboperation vollständig verarbeitet
oder abgearbeitet ist. (Dies ist deshalb der Fall, weil
der Takt T 3 auf Tw gemäß Fig. 11E gesetzt ist.) Aus diesem
Grund wird das Signal erzeugt, um in dieser Periode
den Wartetakt Tw einzufügen.
Auf ähnliche Weise kann durch Einfügen von zwei und drei
Takten Tw gemäß Fig. 11F bzw. 11G die Einschreiboperation
in einem geeigneten Zeittakt (proper timing) abgearbeitet
werden. Gemäß Fig. 11G wird dabei der Takt zur Erzielung
eines Verzögerungszeitspielraums eingefügt oder eingesetzt.
Zur Erzeugung des Signals tastet der Generator 11
Steuersignale (Signale , und ) von der Zentral
einheit 7 zu geeigneten Zeitpunkten oder mit geeigneten
Zeittakten ab, um einen Zustand der Zentraleinheit 7 zu
prüfen. Diese Abtastimpulse sind Signale WLP 1 bis WLP 4 vom
Generator 10 gemäß Fig. 6D bis 6G. Gemäß den Fig. 11K bis
11M werden die Steuersignale von der Zentraleinheit 7 zu
den Zeitpunkten und abgetastet. Das Auftreten bzw.
Durchführen der Einschreiboperation wird erfaßt, wenn
= "H" und = "H" zum Zeitpunkt und wenn = "L", = "H" und = "H" zum Zeitpunkt . In die
sem Fall geht das Signal in einem Zustand T 1 auf den
Pegel "L" über. Bei dieser Ausführungsform wird ein Warte
zustand der Zentraleinheit 7 in bezug auf den Abfall des
Taktes T 2 definiert. Die Fig. 11K bis 11M entsprechen den
Fig. 11E bis 11G. Wenn daher die Einschreiboperation zu
einem Zeitpunkt gemäß Fig. 11K erfaßt wird, wird das Signal
zum Erzeugen eines Takts Tw erzeugt oder geliefert.
Wenn die Einschreiboperation zu den Zeitpunkten gemäß den
Fig. 11L und 11M erfaßt wird, wird das Signal erzeugt,
um zwei bzw. drei Takte Tw zu erzeugen. Der Wartezustand
wird aufgehoben durch Rücksetzen der D-Verriegelung durch
das Verriegelungssignal zum Zeitpunkt bzw. im Zeittakt
des Signals SF 9. Zusätzlich kann in der Einschreiboperation
das Signal erzeugt werden, wenn das Signal WACC 1 den
Pegel "H" besitzt (d. h. wenn die Einschreiboperation nicht
vollständig abgearbeitet ist) und die nächste Einschreib
operation auftritt bzw. eingeleitet wird. Das Signal wird somit durch das Signal WACC 1 torgeschaltet bzw. durch
getastet und ausgegeben.
Im folgenden ist eine Operation beschrieben, die dann aus
geführt wird, wenn die Zentraleinheit 7 Daten aus dem Bild
speicher 8 ausliest. Die Fig. 8A bis 8H sind Zeitsteuer
diagramme von Steuersignalen der Zentraleinheit 7 in der
Auslese- oder Leseoperation. Die Fig. 12A bis 12K sind Zeit
steuerdiagramme für die beschriebene Ausführungsform in
der Leseoperation. Fig. 10 veranschaulicht einen -Si
gnalgenerator. Es ist darauf hinzuweisen, daß das Signal
auf dieselbe Weise wie in der Einschreiboperation er
zeugt wird, so daß auf eine nochmalige genaue Beschreibung
verzichtet werden kann.
Zum Auslesen von Daten gibt die Zentraleinheit (CPU) 7 Da
ten aus, wenn das Signal ansteigt. Der Anstieg des Si
gnals erfolgt in Synchronismus mit dem Abfall des Takts
T 3. Bei Durchführung der Leseoperation wird daher das Si
gnal erzeugt, so daß der Takt T 3 die Periode ACC
kreuzt bzw. durchläuft. Daten vom Speicherdatenbus werden
zum Verriegelungskreis 20 gemäß Fig. 5 zu einem Zeitpunkt
bzw. mit einem Zeittakt des Signals SF 10 verriegelt (Zu
griffsperiode ist beendet). Gemäß Fig. 13 erzeugt der De
tektor 13 ein Signal, das in Synchronismus mit dem Signal
freigegeben wird, wenn die Zentraleinheit 7 einen Zu
griff zum Bildspeicherbereich (8000H bis 0FFFFH) herstellt.
Zu diesem Zeitpunkt wird der Puffer 21 zum Ausgeben von
Daten zum Datenbus der Zentraleinheit 7 freigegeben oder
aktiviert.
Da bei der beschriebenen Ausführungsform ein optimales
Wartesignal in Übereinstimmung mit einem Zustand der Zen
traleinheit 7 in bezug auf eine Zugriffsperiode ACC erzeugt
werden kann, kann die Datenübertragung wirksam bzw. wirt
schaftlich durchgeführt werden. Außerdem kann die Zentral
einheit 7 offensichtlich einen direkten Zugriff zum Bild
speicher 8 herstellen, ohne daß ein Arbeits-RAM für her
kömmliches Übertragungsadreß-Management vorgesehen zu sein
braucht. Infolgedessen kann die Belastung bzw. die Größe
der Software für Datenübertragungsverarbeitung verringert
sein.
Weiterhin wird erfindungsgemäß der CPU-Takt vom Taktsignal
generator geliefert, wobei ein Zustand (z. B. T 1, T 2 und
T 3) des Takts durch den Zustandsdetektor geprüft werden
kann. Aus diesem Grund tastet der Zustandsdetektor die Steuer
signale (z. B. Signale , und ) der Zentraleinheit
so ab, daß der Wartesignalgenerator ein optimales Signal
liefert. Demzufolge kann die Datenübertragung bzw.
der Datenaustausch auch beim Videotext-System wirksam durch
geführt werden, bei dem ein Zugriff zu einer großen Daten
menge bezüglich des Bildspeichers möglich ist.
Claims (13)
1. Datenverarbeitungsgerät, umfassend
eine Speichereinheit (8) mit einer Adreßklemme und einer Datenklemme zum Einschreiben/Auslesen von zu ver arbeitenden Daten, von denen (bestimmte) Daten in einer vorbestimmten Periode auftreten,
eine Zentraleinheit (CPU - 7) mit einem Datenanschluß (port) und einem Adreßanschluß zum voneinander unabhängi gen Übertragen und Empfangen der in den Bildspeicher (8) einzuschreibenden bzw. aus ihm auszulesenden Daten sowie einer Adresse für die Daten, einem Warteanschluß zum Abnehmen eines Wartesignals für die Anweisung einer Warteoperation des Auslesens/Einschreibens der Daten und einem Taktanschluß zum Abnehmen eines Bezugstakts mit mehreren Zuständen, einschließlich Perioden entspre chend der Periode der Daten sowie einer Zugriffsperiode für eine Einschreib- oder Ausleseoperation an den Daten, wobei der Bezugstakt zum Betätigen oder Ansteuern der Zentraleinheit (7) benutzt wird, sowie mit einem vorbe stimmten Steueranschluß zum Ausgeben eines vorbestimm ten Steuersignals nach Maßgabe einer Operation der Zen traleinheit (7), die ihrerseits ausgelegt ist für Be trieb nach Maßgabe eines Programms zum Verarbeiten der Daten in Übereinstimmung mit der vorbestimmten Periode und dem Wartesignal, und
eine erste Steuereinheit (3 a) mit Datenabrufeinheit (5) und Adreßabrufeinheit (4), die zwischen Daten- und Adreßanschluß der Zentraleinheit (7) sowie Daten- bzw. Adreßklemmen der Speichereinheit (8) geschaltet sind, wobei die Datenabrufeinheit (5) und die Adreßabrufein heit (4) an den vorbestimmten Steueranschluß der Zentral einheit (7) angeschlossen sind.
gekennzeichnet durch
eine zweite Steuereinheit (3 b) mit einer Zeittakt signalerzeugungseinheit (10) zum Erzeugen des an den Steueranschluß der Zentraleinheit (7) angelegten und eine Operation der Zentraleinheit (7) definierenden Be zugstakts sowie eines vorbestimmten Bezugsimpulses zur Darstellung einer Beziehung zwischen dem Bezugstakt und der Zugriffsperiode, mit einer Betriebszustanddetektor einheit (12) zum Abnehmen des Bezugsimplses von der Zeittaktsignalerzeugungseinheit (10) und des vorbestimm ten Steuersignals vom Steueranschluß der Zentraleinheit (7) zwecks Erfassung (Detektion) eines Betriebszustands der Zentraleinheit (7) in bezug auf die Zugriffsperiode des Bezugstakts, und mit einer Wartesignalerzeugungsein heit (11) zum Erzeugen eines vorbestimmten Wartesignals entsprechend dem Zustand der Zentraleinheit (7) und zum Liefern des vorbestimmten Wartesignals zum Warteanschluß der Zentraleinheit (7) in Übereinstimmung mit einem De tektionsergebnis von der Betriebszustanddetektoreinheit.
eine Speichereinheit (8) mit einer Adreßklemme und einer Datenklemme zum Einschreiben/Auslesen von zu ver arbeitenden Daten, von denen (bestimmte) Daten in einer vorbestimmten Periode auftreten,
eine Zentraleinheit (CPU - 7) mit einem Datenanschluß (port) und einem Adreßanschluß zum voneinander unabhängi gen Übertragen und Empfangen der in den Bildspeicher (8) einzuschreibenden bzw. aus ihm auszulesenden Daten sowie einer Adresse für die Daten, einem Warteanschluß zum Abnehmen eines Wartesignals für die Anweisung einer Warteoperation des Auslesens/Einschreibens der Daten und einem Taktanschluß zum Abnehmen eines Bezugstakts mit mehreren Zuständen, einschließlich Perioden entspre chend der Periode der Daten sowie einer Zugriffsperiode für eine Einschreib- oder Ausleseoperation an den Daten, wobei der Bezugstakt zum Betätigen oder Ansteuern der Zentraleinheit (7) benutzt wird, sowie mit einem vorbe stimmten Steueranschluß zum Ausgeben eines vorbestimm ten Steuersignals nach Maßgabe einer Operation der Zen traleinheit (7), die ihrerseits ausgelegt ist für Be trieb nach Maßgabe eines Programms zum Verarbeiten der Daten in Übereinstimmung mit der vorbestimmten Periode und dem Wartesignal, und
eine erste Steuereinheit (3 a) mit Datenabrufeinheit (5) und Adreßabrufeinheit (4), die zwischen Daten- und Adreßanschluß der Zentraleinheit (7) sowie Daten- bzw. Adreßklemmen der Speichereinheit (8) geschaltet sind, wobei die Datenabrufeinheit (5) und die Adreßabrufein heit (4) an den vorbestimmten Steueranschluß der Zentral einheit (7) angeschlossen sind.
gekennzeichnet durch
eine zweite Steuereinheit (3 b) mit einer Zeittakt signalerzeugungseinheit (10) zum Erzeugen des an den Steueranschluß der Zentraleinheit (7) angelegten und eine Operation der Zentraleinheit (7) definierenden Be zugstakts sowie eines vorbestimmten Bezugsimpulses zur Darstellung einer Beziehung zwischen dem Bezugstakt und der Zugriffsperiode, mit einer Betriebszustanddetektor einheit (12) zum Abnehmen des Bezugsimplses von der Zeittaktsignalerzeugungseinheit (10) und des vorbestimm ten Steuersignals vom Steueranschluß der Zentraleinheit (7) zwecks Erfassung (Detektion) eines Betriebszustands der Zentraleinheit (7) in bezug auf die Zugriffsperiode des Bezugstakts, und mit einer Wartesignalerzeugungsein heit (11) zum Erzeugen eines vorbestimmten Wartesignals entsprechend dem Zustand der Zentraleinheit (7) und zum Liefern des vorbestimmten Wartesignals zum Warteanschluß der Zentraleinheit (7) in Übereinstimmung mit einem De tektionsergebnis von der Betriebszustanddetektoreinheit.
2. Datenverarbeitungsgerät, umfassend
eine Zentraleinheit (CPU - 7), deren Operation durch einen vorbestimmten Takt definiert ist oder wird,
einen Bildspeicher (8), bei dem wiederzugebende Bild daten in ihn einschreibbar bzw. aus ihm auslesbar sind, und
eine zwischen die Zentraleinheit (7) und den Bild speicher (8) geschaltete Wiedergabesteuereinheit (3 a) zum Abnehmen eines Befehls von der Zentraleinheit (7) in einer durch Zeitteilung der Wiedergabeperiode ge setzten (vorgegebenen) Zugriffsperiode und zum Steuern einer Bilddaten-Einschreib- oder -Ausleseoperation in den bzw. aus dem Bildspeicher (8),
gekennzeichnet durch,
eine Zeittaktsignalerzeugungseinheit (10) zum Erzeu gen eines Bezugsimpulses, der eine Beziehung zwischen dem Takt zum Definieren der (des) Operation oder Betriebs der Zentraleinheit (7) und der Zugriffsperiode repräsen tiert,
eine Betriebszustanddetektoreinheit (12) zum Abneh men des durch die Zeittaktsignalerzeugungseinheit erzeug ten Bezugsimpulses und eines von der Zentraleinheit (7) ausgegebenen Zugriffsteuersignals und zum Erfassen (De tektieren) eines Zustands der Zentraleinheit (7) in be zug auf die Zugriffsperiode sowie
eine Wartesignalerzeugungseinheit zur Lieferung eines Wartesignals zur Zentraleinheit nach Maßgabe eines De tektionsergebnisses der Betriebszustanddetektoreinheit.
eine Zentraleinheit (CPU - 7), deren Operation durch einen vorbestimmten Takt definiert ist oder wird,
einen Bildspeicher (8), bei dem wiederzugebende Bild daten in ihn einschreibbar bzw. aus ihm auslesbar sind, und
eine zwischen die Zentraleinheit (7) und den Bild speicher (8) geschaltete Wiedergabesteuereinheit (3 a) zum Abnehmen eines Befehls von der Zentraleinheit (7) in einer durch Zeitteilung der Wiedergabeperiode ge setzten (vorgegebenen) Zugriffsperiode und zum Steuern einer Bilddaten-Einschreib- oder -Ausleseoperation in den bzw. aus dem Bildspeicher (8),
gekennzeichnet durch,
eine Zeittaktsignalerzeugungseinheit (10) zum Erzeu gen eines Bezugsimpulses, der eine Beziehung zwischen dem Takt zum Definieren der (des) Operation oder Betriebs der Zentraleinheit (7) und der Zugriffsperiode repräsen tiert,
eine Betriebszustanddetektoreinheit (12) zum Abneh men des durch die Zeittaktsignalerzeugungseinheit erzeug ten Bezugsimpulses und eines von der Zentraleinheit (7) ausgegebenen Zugriffsteuersignals und zum Erfassen (De tektieren) eines Zustands der Zentraleinheit (7) in be zug auf die Zugriffsperiode sowie
eine Wartesignalerzeugungseinheit zur Lieferung eines Wartesignals zur Zentraleinheit nach Maßgabe eines De tektionsergebnisses der Betriebszustanddetektoreinheit.
3. Gerät nach Anspruch 1 und 2, dadurch gekennzeichnet,
daß dann, wenn die Daten 8 Arten oder Typen von Daten
umfassen, die Zahl der Bezugstakte pro vorbestimmter
Periode gleich 10 ist, 8 der 10 Taktimpulse (jeweils)
Wiedergabeperioden der (für die) 8 Datenarten zugewie
sen sind und die beiden restlichen Taktperioden (oder
-impulse) den Zugriffsperioden zugewiesen sind.
4. Gerät nach Anspruch 3, dadurch gekennzeichnet, daß eine
Taktperiode den beiden Taktperioden nach der Wiedergabe
der ersten 4 Datenarten aus den 8 Datenarten zugewiesen
ist und eine Taktperiode den beiden Taktperioden nach
der Wiedergabe der nächsten 4 Datenarten zugewiesen ist.
5. Gerät nach Anspruch 4, dadurch gekennzeichnet, daß die
Zeittaktsignalerzeugungseinheit (10) als Bezugsimpuls
eine 4-Bit-Verriegelungsimpulsreihe erzeugt, in welcher
die vier Bits Intervalle entsprechend der Länge von vier
Bezugstakten und um eine Taktperiode (gegeneinander)
versetzte Zeitmarken (timings) aufweisen.
6. Gerät nach Anspruch 5, dadurch gekennzeichnet, daß die
Betriebszustanddetektoreinheit (12) ein Steuersignal
entsprechend der Detektion einer Einschreib- oder Aus
leseoperation von der Zentraleinheit (7) mittels der
5-Bit-Verriegelungsimpulsreihe abtastet (samples).
7. Gerät nach Anspruch 6, dadurch gekennzeichnet, daß die
Wartesignalerzeugungseinheit (11) die Zahl der Warte
signale von 0 auf 3 nach Maßgabe einer Größe eines Spiel
raums (margin) eines Intervalls zwischen einem Zustand
der Zentraleinheit (7) und der Zugriffsperiode ändert,
wenn die Betriebszustanddetektoreinheit (12) das Steuer
signal verriegelt (latches).
8. Gerät nach Anspruch 3, dadurch gekennzeichnet, daß die
Speichereinheit (8) einem 32-Kbyte-Bereich von 8000 H
bis FFFFH eines 64-Kbyte-Speichers zugewiesen ist und
ein restlicher 32-Kbyte-Speicherbereich einem Programm-
ROM(-Festwertspeicher) der Zentraleinheit (7) zugewie
sen ist.
9. Gerät nach Anspruch 8, dadurch gekennzeichnet, daß zu
mindest ein 4-Kbyte-Bereich der 32 Kbytes, denen die
Speichereinheit (8) zugewiesen ist, einem beliebigen
anderen Randomspeicher (RAM) zugewiesen ist.
10. Gerät nach Anspruch 1, dadurch gekennzeichnet, daß die
Betriebszustanddetektoreinheit (12) mindestens eine der
Einschreib- und Ausleseoperationen der Zentraleinheit
(7) erfaßt oder detektiert.
11. Gerät nach Anspruch 2, dadurch gekennzeichnet, daß die
Zeittaktsignalerzeugungseinheit den zum Taktanschluß
der Zentraleinheit gelieferten und eine Operation der
Zentraleinheit definierenden Bezugstakt sowie einen vor
bestimmten Bezugsimpuls erzeugt, der eine Beziehung zwi
schen dem Bezugstakt und der Zugriffsperiode repräsen
tiert.
12. Gerät nach Anspruch 11, dadurch gekennzeichnet, daß die
Betriebszustanddetektoreinheit den Bezugsimpuls von der
Zeittaktsignalerzeugungeinheit und das vorbestimmte
Steuersignal vom Steueranschluß der Zentraleinheit ab
nimmt, um einen Betriebszustand der Zentraleinheit in
bezug auf die Zugriffsperiode des Bezugstaktes zu erfas
sen.
13. Gerät nach Anspruch 12, dadurch gekennzeichnet, daß die
Wartesignalerzeugungseinheit ein vorbestimmtes Warte
signal entsprechend dem Zustand der Zentraleinheit er
zeugt und das vorbestimmte Wartesignal nach Maßgabe ei
nes Detektionsergebnisses der Betriebszustanddetektor
einheit an den Warteanschluß der Zentraleinheit anlegt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62075888A JPS63243989A (ja) | 1987-03-31 | 1987-03-31 | メモリ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3811148A1 true DE3811148A1 (de) | 1988-10-20 |
DE3811148C2 DE3811148C2 (de) | 1994-09-08 |
Family
ID=13589289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3811148A Expired - Lifetime DE3811148C2 (de) | 1987-03-31 | 1988-03-31 | Speicher-Steuervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US5093902A (de) |
JP (1) | JPS63243989A (de) |
KR (1) | KR910002749B1 (de) |
DE (1) | DE3811148C2 (de) |
GB (1) | GB2203318B (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0269799A (ja) * | 1988-09-06 | 1990-03-08 | Toshiba Corp | 表示制御装置 |
GB8908612D0 (en) * | 1989-04-17 | 1989-06-01 | Quantel Ltd | Video graphics system |
US5151997A (en) * | 1989-08-10 | 1992-09-29 | Apple Computer, Inc. | Computer with adaptable video circuitry |
JPH04255028A (ja) * | 1991-02-06 | 1992-09-10 | Sharp Corp | マイクロプロセッサ |
JP3582082B2 (ja) | 1992-07-07 | 2004-10-27 | セイコーエプソン株式会社 | マトリクス型表示装置,マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
KR100197812B1 (ko) * | 1993-07-23 | 1999-06-15 | 윤종용 | 텔레텍스트 및 비데오 텍스 처리장치 및 방법 |
JPH07319511A (ja) * | 1994-03-31 | 1995-12-08 | Mitsubishi Electric Corp | モニタ方法 |
US5793235A (en) * | 1996-02-13 | 1998-08-11 | Hughes Electronics Corporation | Circuit for improving timing conditions in a data processing unit |
WO2000003381A1 (fr) * | 1998-07-09 | 2000-01-20 | Seiko Epson Corporation | Circuit d'attaque et dispositif a cristal liquide |
JP2002351510A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | プログラマブルコントローラ用設定表示装置 |
US20050210166A1 (en) * | 2004-03-17 | 2005-09-22 | Raymond Chow | Dual function busy pin |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3225401A1 (de) * | 1981-07-07 | 1983-01-27 | Sony Corp., Tokyo | Speicherzugriffs-steuereinrichtung in kombination mit einer zentralen verarbeitungseinheit |
DE3443630A1 (de) * | 1983-11-29 | 1985-06-05 | Rca Corp., New York, N.Y. | Decoder fuer teletext- und aehnliche signale |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3648250A (en) * | 1970-11-13 | 1972-03-07 | Nasa | Digital video display system using cathode-ray tube |
US4150429A (en) * | 1974-09-23 | 1979-04-17 | Atex, Incorporated | Text editing and display system having a multiplexer circuit interconnecting plural visual displays |
US4065809A (en) * | 1976-05-27 | 1977-12-27 | Tokyo Shibaura Electric Co., Ltd. | Multi-processing system for controlling microcomputers and memories |
JPS5326539A (en) * | 1976-08-25 | 1978-03-11 | Hitachi Ltd | Data exchenge system |
US4589089A (en) * | 1978-05-30 | 1986-05-13 | Bally Manufacturing Corporation | Computer-peripheral interface for a game apparatus |
US4500956A (en) * | 1978-07-21 | 1985-02-19 | Tandy Corporation | Memory addressing system |
US4415985A (en) * | 1980-08-28 | 1983-11-15 | The Bendix Corporation | Driving circuit for cathode ray tube |
JPS5838990A (ja) * | 1981-09-01 | 1983-03-07 | 日本信号株式会社 | 表示器の表示制御方法 |
US4494193A (en) * | 1982-09-30 | 1985-01-15 | At&T Bell Laboratories | Deadlock detection and resolution scheme |
JPS5984289A (ja) * | 1982-11-06 | 1984-05-15 | ブラザー工業株式会社 | 画像信号出力装置 |
JPS5987569A (ja) * | 1982-11-11 | 1984-05-21 | Toshiba Corp | デ−タ自動連続処理回路 |
US4691295A (en) * | 1983-02-28 | 1987-09-01 | Data General Corporation | System for storing and retreiving display information in a plurality of memory planes |
US4694392A (en) * | 1983-04-27 | 1987-09-15 | Ballard Jerry L | Video display control |
JP2520872B2 (ja) * | 1985-12-10 | 1996-07-31 | オリンパス光学工業株式会社 | 画像表示装置 |
GB2196762B (en) * | 1986-10-27 | 1990-12-19 | Burr Brown Ltd | Interleaved access to global memory by high priority source |
-
1987
- 1987-03-31 JP JP62075888A patent/JPS63243989A/ja active Pending
-
1988
- 1988-03-22 GB GB8806742A patent/GB2203318B/en not_active Expired - Lifetime
- 1988-03-31 DE DE3811148A patent/DE3811148C2/de not_active Expired - Lifetime
- 1988-03-31 KR KR1019880003661A patent/KR910002749B1/ko not_active IP Right Cessation
-
1991
- 1991-02-07 US US07/652,379 patent/US5093902A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3225401A1 (de) * | 1981-07-07 | 1983-01-27 | Sony Corp., Tokyo | Speicherzugriffs-steuereinrichtung in kombination mit einer zentralen verarbeitungseinheit |
DE3443630A1 (de) * | 1983-11-29 | 1985-06-05 | Rca Corp., New York, N.Y. | Decoder fuer teletext- und aehnliche signale |
Also Published As
Publication number | Publication date |
---|---|
US5093902A (en) | 1992-03-03 |
DE3811148C2 (de) | 1994-09-08 |
GB2203318B (en) | 1991-10-09 |
GB8806742D0 (en) | 1988-04-20 |
JPS63243989A (ja) | 1988-10-11 |
KR880011672A (ko) | 1988-10-29 |
GB2203318A (en) | 1988-10-12 |
KR910002749B1 (ko) | 1991-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3586421T2 (de) | Anzeigegeraet. | |
DE2812396C2 (de) | ||
DE3687359T2 (de) | Rasterpufferspeicher. | |
DE3425022C2 (de) | ||
DE2914106C2 (de) | Prüfgerät zum Prüfen gedruckter Schaltungskarten | |
DE2725362C3 (de) | Verfahren zum Verarbeiten von Farbfernsehsignalen | |
DE4206286C2 (de) | Speicherzugriffssystem und Verfahren zum Ausgeben eines digitalen Datenstromes | |
DE2935746C2 (de) | Farbgenerator für eine Einrichtung zur digitalen Steuerung einer Raster-Abtast-Bildwiedergabe | |
DE3811148A1 (de) | Datenverarbeitungsgeraet mit einer speichersteuerfunktion | |
DE2515099A1 (de) | Schaltung zur staendigen erzeugung eines longitudinalen paritaetswortes fuer den hauptspeicher eines digitalen rechenautomaten | |
DE3225401A1 (de) | Speicherzugriffs-steuereinrichtung in kombination mit einer zentralen verarbeitungseinheit | |
DE2952631C2 (de) | Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage | |
DE3587620T2 (de) | Logikanalysator. | |
DE69206678T2 (de) | Verfahren und Einrichtung zur Steuerung von Schriftartenspeicherzugriffsanordnungen in einem Anzeigesteuergerät | |
DE69122327T2 (de) | Fernsehempfänger | |
DE2802820A1 (de) | Elektronische darstellungsvorrichtung | |
DE2213953A1 (de) | Schaltungsanordnung zum darstellen von zeichen auf dem bildschirm eines sichtgeraetes | |
DE2726284A1 (de) | Raster-anzeigegeraet | |
DE10213582B4 (de) | Datenberechnungsvorrichtung und Verfahren zur Anwendung der Datenberechnungsvorrichtung zur Einstellung einer elektronischen Steuereinrichtung | |
DE3305709A1 (de) | Verfahren zur steuerung der lichtemissionsintensitaet in einer kurvenschreibervorrichtung und vorrichtung zur durchfuehrung des verfahrens | |
DE3781969T2 (de) | Regler fuer kathodenstrahl-bildroehre. | |
DE3046972C2 (de) | Steuerschaltung zum Erzeugen von Punktmusterdaten | |
DE3729494C2 (de) | ||
DE69031023T2 (de) | Anordnung zum Aufzeichnen eines Videosignals mit hoher Auflösung | |
DE3938366A1 (de) | Steuervorrichtung fuer ein anzeigegeraet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) |