KR880011672A - 화상 데이터 메모리 제어장치 - Google Patents

화상 데이터 메모리 제어장치 Download PDF

Info

Publication number
KR880011672A
KR880011672A KR1019880003661A KR880003661A KR880011672A KR 880011672 A KR880011672 A KR 880011672A KR 1019880003661 A KR1019880003661 A KR 1019880003661A KR 880003661 A KR880003661 A KR 880003661A KR 880011672 A KR880011672 A KR 880011672A
Authority
KR
South Korea
Prior art keywords
cpu
image data
memory
generating means
data memory
Prior art date
Application number
KR1019880003661A
Other languages
English (en)
Other versions
KR910002749B1 (ko
Inventor
시게노리 도꾸미쯔
Original Assignee
아오이 죠이찌
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이찌, 가부시기가이샤 도시바 filed Critical 아오이 죠이찌
Publication of KR880011672A publication Critical patent/KR880011672A/ko
Application granted granted Critical
Publication of KR910002749B1 publication Critical patent/KR910002749B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/125—Frame memory handling using unified memory architecture [UMA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Input (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Memory System (AREA)
  • Television Systems (AREA)

Abstract

내용 없음

Description

화상 데이터 메모리 제어장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 화상데이타 메모리 제어장치에 관한 한 실시예를 도시하는 도면도.
제3도, 제5도, 제6도 및 제9도는 실시예의 각부분에 대한 상세회로도.

Claims (11)

  1. 화상데이타의 기입 및 독출이 가능한 화상데이타 메모리(8)와, 이 메모리(8)의 어드레스 제어 및 메모리에 대한 기입제이타 및 독출 데이터의 처리를 실행하는 CPU(7)와, 이 CPU(7)가 상기 메모리(8)에 대한 화상 데이터의 기입 동작 모드일 때 소정의 웨이트 신호를 상기 CPU(7)에 공급하고, 상기 CPU(7)의 상기 메모리(8)로의 액세스 타이밍을 조정하는 웨이트 신호 발생수단(11)을 구비하는 화상 데이터 메모리 제어장치에 있어서, 소정의 기본 클럭 신호를 발생시키는 클럭 발생수단(9)과, 이 클럭 발생수단(9)의 클럭 신호에 동기하여 상기 CPU(7)의 기입 및 독출동작 타이밍을 시분할 규정하는 타이밍 신호 발생수단(10)과, 상기 CPU(7)로부터 공급되는 소정 제어신호 및 상기 타이밍 신호 발생수단(10)으로부터 공급되는 소정 타이밍 신호의 쌍방에 따라 상기 CPU(7)의 현재 동작 상태를 식별하여 상기 웨이트 신호 발생수단(11)으로부터 공급되는 웨이트 신호를 상기 CPU(7)의 현재 동작 상태에 일치시키는 동작상태 식별수단(12)을 구비하고, 상기 CPU(7)의 화상 데이터 처리동작 및 상기 메모리(8)에 대한 액세스 동작이 각각 시분할된 소장 기간내에 할당되고 상기 기본 클럭신호에 동기하여 주기적으로 실행되는 것을 특징으로 하는 데이터 메모리 제어장치.
  2. 제1항에 있어서, 상기 화상 데이터가 8종류의 데이터를 구비하고 이 데이터 각각이 1개의 기본 클럭기간에 대응하고, 상기 액세스 동작 기간이 2개의 기본 클럭 기간에 대응하는 것을 특징으로 하는 확장 데이터 메모리 장치.
  3. 제2항에 있어서, 상기 8종류의 데이터가 4개마다 1기본 클럭기간의 액세스 동작 기간으로 분리되어 처리되는 것을 특징으로 하는 화상 데이터 메모리 장치.
  4. 제3항에 있어서, 상기 타이밍 신호 발생수단(10)이 각각 상기 기본 클럭의 4개마다의 간격을 갖고 서로 1클럭기간 어긋난 타이밍을 갖는 4비트의 래치용 펄스열을 기준 펄스로 하여 발생시키는 것을 특징으로 하는 화상데이타 메모리 장치.
  5. 제4항에 있어서, 상기 동작상태 검출 수단(12)이 상기 4비트의 래치용 펄스열로 상기 CPU(7)로 부터의 라이트 또는 리드동작의 검출에 상당하는 제어신호를 샘플링하는 것을 특징으로 하는 화상데이타 메모리 장치.
  6. 제5항에 있어서, 상기 웨이트 신호 발생수단(11)이 상기 동작 상태 검출수단(12)이 상기 제어신호를 래치했을때의 상기 CPU(7)의 상태와 상기 액세스 기간까지의 간격의 여유도에 따라 상기 웨이트 신호의 발생수를 0에서 3까지의 사이에서 변화시키는 것을 특징으로 하는 화상 데이터 메모리 장치.
  7. 제2항에 있어서, 상기 메모리(8)가 64K 바이트 메모리중 "8000H"에서 "FFFFH"까지의 32K 바이트의 영역에 할당되고, 나머지 32K 바이트 메모리 영역은 상기 CPU(7)의 프로그램 ROM용으로 할당되는 것을 특징으로 하는 화상데이타 메모리 제어장치.
  8. 제7항에 있어서, 상기 메모리(8)가 할당되는 32K 바이트중 적어도 4K 바이트의 영역이 다른 RAM용으로 할당되는 것을 특징으로 하는 화상 데이터 메모리 장치.
  9. 제1항에 있어서, 표시 어드레스 발생수단(16)과, 그 표시 어드레스 발생수단(16)으로부터의 표시 어드레스와 상기 CPU(7)로부터의 어드레스를 절환하는 어드레스 스위치 수단(17)을 아울러 구비하는 것을 특징으로 하는 화상 데이터 메모리 장치.
  10. 제1항에 있어서, 상기 동작 상태 검출수단(12)이 상기 CPU(7)의 기입 동작 및 독출 동작중의 적어도 한쪽을 검출하는 것을 특징으로 하는 화상 데이터 메모리 장치.
  11. 제1항에 있어서, 상기 CPU(7)와 상기 메모리(8)와의 사이에 화상 데이터 인입수단(18,19/20,21) 및 어드레스 인입수단(15)을 아울러 구비하는 것을 특징으로 하는 화상데이타 메모리 장치.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880003661A 1987-03-31 1988-03-31 화상데이타 메모리 제어장치 KR910002749B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62075888A JPS63243989A (ja) 1987-03-31 1987-03-31 メモリ制御装置
JP62-75888 1987-03-31

Publications (2)

Publication Number Publication Date
KR880011672A true KR880011672A (ko) 1988-10-29
KR910002749B1 KR910002749B1 (ko) 1991-05-04

Family

ID=13589289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880003661A KR910002749B1 (ko) 1987-03-31 1988-03-31 화상데이타 메모리 제어장치

Country Status (5)

Country Link
US (1) US5093902A (ko)
JP (1) JPS63243989A (ko)
KR (1) KR910002749B1 (ko)
DE (1) DE3811148C2 (ko)
GB (1) GB2203318B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269799A (ja) * 1988-09-06 1990-03-08 Toshiba Corp 表示制御装置
GB8908612D0 (en) * 1989-04-17 1989-06-01 Quantel Ltd Video graphics system
US5151997A (en) * 1989-08-10 1992-09-29 Apple Computer, Inc. Computer with adaptable video circuitry
JPH04255028A (ja) * 1991-02-06 1992-09-10 Sharp Corp マイクロプロセッサ
JP3582082B2 (ja) 1992-07-07 2004-10-27 セイコーエプソン株式会社 マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
KR100197812B1 (ko) * 1993-07-23 1999-06-15 윤종용 텔레텍스트 및 비데오 텍스 처리장치 및 방법
JPH07319511A (ja) * 1994-03-31 1995-12-08 Mitsubishi Electric Corp モニタ方法
US5793235A (en) * 1996-02-13 1998-08-11 Hughes Electronics Corporation Circuit for improving timing conditions in a data processing unit
JP3690277B2 (ja) * 1998-07-09 2005-08-31 セイコーエプソン株式会社 駆動装置及び液晶装置
JP2002351510A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp プログラマブルコントローラ用設定表示装置
US20050210166A1 (en) * 2004-03-17 2005-09-22 Raymond Chow Dual function busy pin

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648250A (en) * 1970-11-13 1972-03-07 Nasa Digital video display system using cathode-ray tube
US4150429A (en) * 1974-09-23 1979-04-17 Atex, Incorporated Text editing and display system having a multiplexer circuit interconnecting plural visual displays
US4065809A (en) * 1976-05-27 1977-12-27 Tokyo Shibaura Electric Co., Ltd. Multi-processing system for controlling microcomputers and memories
JPS5326539A (en) * 1976-08-25 1978-03-11 Hitachi Ltd Data exchenge system
US4589089A (en) * 1978-05-30 1986-05-13 Bally Manufacturing Corporation Computer-peripheral interface for a game apparatus
US4500956A (en) * 1978-07-21 1985-02-19 Tandy Corporation Memory addressing system
US4415985A (en) * 1980-08-28 1983-11-15 The Bendix Corporation Driving circuit for cathode ray tube
JPS588348A (ja) * 1981-07-07 1983-01-18 Sony Corp 出力表示用メモリの制御回路
JPS5838990A (ja) * 1981-09-01 1983-03-07 日本信号株式会社 表示器の表示制御方法
US4494193A (en) * 1982-09-30 1985-01-15 At&T Bell Laboratories Deadlock detection and resolution scheme
JPS5984289A (ja) * 1982-11-06 1984-05-15 ブラザー工業株式会社 画像信号出力装置
JPS5987569A (ja) * 1982-11-11 1984-05-21 Toshiba Corp デ−タ自動連続処理回路
US4691295A (en) * 1983-02-28 1987-09-01 Data General Corporation System for storing and retreiving display information in a plurality of memory planes
US4694392A (en) * 1983-04-27 1987-09-15 Ballard Jerry L Video display control
US4595951A (en) * 1983-11-29 1986-06-17 Rca Corporation Teletext decoder using a common memory
JP2520872B2 (ja) * 1985-12-10 1996-07-31 オリンパス光学工業株式会社 画像表示装置
GB2196762B (en) * 1986-10-27 1990-12-19 Burr Brown Ltd Interleaved access to global memory by high priority source

Also Published As

Publication number Publication date
GB8806742D0 (en) 1988-04-20
DE3811148C2 (de) 1994-09-08
KR910002749B1 (ko) 1991-05-04
US5093902A (en) 1992-03-03
JPS63243989A (ja) 1988-10-11
GB2203318A (en) 1988-10-12
GB2203318B (en) 1991-10-09
DE3811148A1 (de) 1988-10-20

Similar Documents

Publication Publication Date Title
KR860004356A (ko) 데이타 처리장치
KR890008850A (ko) 랜덤 억세스 메모리 유니트
GB1493818A (en) Information processor input/output
KR880011672A (ko) 화상 데이터 메모리 제어장치
KR840006851A (ko) 데이타 자동연속 처리회로
KR890008836A (ko) 메모리 장치
CH644987GA3 (en) Electronic device having an alarm function
JPS55134442A (en) Data transfer unit
KR880008172A (ko) 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템
KR840007201A (ko) 마커신호 검출회로
JPS55124806A (en) Sequencing circuit of microcomputer
JPS56156981A (en) Bubble memory device
JPS6414790A (en) Ram control circuit
JPS6488664A (en) Card testing instrument
KR900000777A (ko) 직접메모리 액세스 제어회로
JPS6410389A (en) Data enlarging system
JPS54111229A (en) Input control system
KR860008511A (ko) 이메지 화상처리 시스템
JPS6419404A (en) Module parts packing discriminating device
JPS6419442A (en) Trouble information gathering system
JPS6458067A (en) Paint-out processor
JPS6490493A (en) Screen display for character display
JPS5487023A (en) Address setting method for memory unit
JPS644841A (en) In-circuit emulator
JPS54102926A (en) Memory control system for character display unit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070430

Year of fee payment: 17

EXPY Expiration of term