JPS5838990A - 表示器の表示制御方法 - Google Patents

表示器の表示制御方法

Info

Publication number
JPS5838990A
JPS5838990A JP13745881A JP13745881A JPS5838990A JP S5838990 A JPS5838990 A JP S5838990A JP 13745881 A JP13745881 A JP 13745881A JP 13745881 A JP13745881 A JP 13745881A JP S5838990 A JPS5838990 A JP S5838990A
Authority
JP
Japan
Prior art keywords
microprocessor
display
refresh memory
circuit
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13745881A
Other languages
English (en)
Inventor
修一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP13745881A priority Critical patent/JPS5838990A/ja
Publication of JPS5838990A publication Critical patent/JPS5838990A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、マイクロプロセッサを用いて表示器の表示
制御をする方法に関するものであり、さらに詳しくは、
マイクロプロセッサがその作成した表示情報をリフレッ
シュメモリに記憶させるためのアクセス処理を延長制御
する場合の制御方法に係るものである。
マイクロプロセッサで作成した表示情報をす7 L/ 
7 シュメモリニ書込み、そのリフレッシュメモリを表
示器制御回路によりサイクリックに読出して表示器に画
像(この明細書においては、文字又は図形を画像という
。)を表示するようにした表示制御装置においては、マ
イクロプロセッサと表示器制御回路とが非同期的に動作
するようになっているのが通常である。このようす場合
ハ、マイクロプロセッサが表示情報書込みのためリフレ
ッシュメモリをアクセスしたときは、表示器制御回路の
画像表示のためのリフレッシュメモリのアクセスを中断
したときに書込みがされるように、マイクロプロセッサ
のリフレッシュメモリアクセス処理をある時間延長させ
る必要がある。
従来の、マイクロプロセッサを用いて表示器の表示制御
を行なう装置においては、第1図に示すように、マイク
ロプロセッサ1からアドレスバスlOにリフレッシュメ
モリ5 ヲ選F’tt ル情報が流れたことをデコーダ
回路2により検出し、マイクロプロセッサlに対して処
理を延長させる回路3により前記デコーダ回路からのア
ドレス検出信号12に基いて、リフレッシュメモリ5を
周期的にアクセスしている表示器制御回路8がリフレッ
シュメモリのアクセスを中断してアドレスセレクタ6を
アドレスバス10側に接続するであろう寸分な時間を計
?fIJL、その時間だけマイクロプロセッサ1による
リフレッシュメモリのアクセス処理を延長させるという
制御を行なっていた。そして、処理延長回路3は第28
図に示すように、フリップフロップ21とワンショット
マルチバイブレータ又はカウンタ22とで構成され、第
3図に例示するように、マイクロプロセッサがT、のタ
イミングにアドレスパスニリフレッシュメモリアドレス
ヲ出カシたときは′前記−デコーダ回路2からのアドレ
ス検出信号12によりフリップフロップ21をセットし
、そのセット出力を処理延長信号13としてマイクロプ
ロセッサlに与えて処理延長制御をセットし、マイクロ
プロセッサにその時のT2のタイミングの処理を延長さ
せる(’[’wタイミングが挿入される)とともに、リ
フレッシュメモリ書込み信号を出力させる。カウンタ2
2けフリップフロップ21のセット出力により起動され
る。その間に表示器制御回路8がリフレッシュメモリア
クセスを中断してアドレスセレクタ6をアドレスバス1
0側に接続するタイミングが到来し、その時間にマイク
ロプロセッサ1からの新しい表示情報がデータバス9及
びゲート4を経てリフレッシュメモリ5に書込まれる。
カウンタ22があらかじめ定めた一定時間後に出力する
信号により前記フリップ70ツブ21がリセットサれる
ことにより処理延長回路3からの処理延長信号が消滅し
、マイクロプロセッサの処理延長制御がリセットされる
もめであった。
このように、従来は表示器制御回路によりリフレッシュ
メモリアクセスタイミングと無関係に、処理延長時間を
一義的に一定時間に定めており、しかも、表示器制御回
路のりフレッシュメモリアクセスの中断中に確実に所定
のすべての表示情報がリフレッシュメモリに書込まれる
に足る時間を設定しているため、マイクロプロセッサが
リフレッシュメモリを−[)Kアクセスできても、まだ
、処理を延長されている場合が生じる。
ところで、マイクロプロセッサを用いて表示器の表示制
御を行なう装置において、マイクロプロセッサはリフレ
ッシュメモリに対して表示内容を書込む処理ばかりでな
く、情報の入出力等の他の処理を行なっているから、リ
フレッシュメモリをアクセスする処理時間を可及的に短
縮する必要がある。
また、同様の装置において、例えばCRT (陰極線管
)で構成された表示器を通常の解像度のものから高解像
度のものに、又はその逆に交換して用いる場合は、例え
ば前者の場合には高解像度のものは取扱いデータ量が多
く、表示器制御回路の処理サイクルも早くなるので、マ
イクロプロセッサを高速度で稼働させなければならなく
なる。従って、マイクロプロセッサを含めた制御ユニッ
トを全く変更せずに、表示器及び表示器制御回路を通常
周波数のものから高周波数のものに変更したときは、従
来の表示制御方法によっては処理延長時間、すなわち待
たされる時間が一層長くなり、マイクロプロセッサの周
辺デバイスに対する処理能力が過酷になる。
こうして、この発明は、マイクロプロセッサを用いて表
示器の表示制御を行なう装置において、マイクロプロセ
ッサによるリフレッシュメモリのアクセス時間をできる
だけ短縮し、マイクロプロセッサの処理効率を高めよう
とするものであり、加えて、同一の制御ユニットでマイ
クロプロセッサを同一速度で稼働した捷まで表示周波数
の異なった表示器の表示制御に対処しつるようにするこ
とを目的とするものである。
この発明では、上記目的を達成するため、マイクロプロ
セッサがリフレッシュメモリをアクセスしたことを検知
したことに基いて処理延長制御を開始させ、かつ、その
後に表示器制御回路が前記リフレッシュメモリのアクセ
スを開始したことにより、処理延長制御を終止させるよ
うにしたものである。
次に、第4図以下の図面に基いてこの発明の一実施例を
説明する。
この発明では第1図の処理延長回路3に、第2図の従来
構成のものに代えて第4図に例示された処理延長回路を
用いる。この回路は二つのフリップフロップ23,24
.オアゲート25及びアンドゲート26からなっており
、マイクロプロセッサ1からアドレスバス10 K I
Jフレッシュメモリ5を選択する情報が流れたことがデ
コーダ回路2により検出されたときは、そのアドレス検
出信号12により第1フリツプフロツプ23がセットさ
れ、そのセット出力がオアゲート25を経て処理延長信
号13としてマイクロプロセッサ1に与えられ、その処
理を延長させる。第2フリツプフロツプ24は第1フリ
ツプフロツプ23のセット出力と表示器制御回路のリフ
レッシュメモリアクセス終了タイミングとでセットされ
、そのセット出力は前記オアゲート25を経てマイクロ
プロセッサに同じく処理延長信号13として与えられる
とともに、第1フリツプフロツプ23にリセット入力と
して与えられる。
表示器制御回路8はリフレッシュメモリを順次アクセス
してそのデータを画像発生回路7に与え、表示illで
表示できる画像データに変換させ画像発生回路より出力
きれる画像データをパラレルシリアル変換して、その信
号を表示器制御信号と合成して表示器1%へ出力する。
そして、前記画像データをパラレルシリアル変換してい
る間、リフレッシュメモリのアクセスを中断する。こう
して、リフレッシュメモリ5は表示制御回路8により周
期的に制御されており、ゲート4は表示制御回路8がリ
フレッシュメモリをアクセスしている間は閉じら°れて
いる。
また、リフレッシュメモリのアドレスセレクタ6も表示
器制御回路がリフレッシュメモリをアクセスしている1
ときは表示器制御器側に開いている。表示器制御回路が
リフレッシュメモリのアクセスを中断しているタイミン
グにおいてはゲート4が開かれ、データバス9とリフレ
ッシュメモリ5が接続される。また、アドレスセレクタ
6はアドレスバス10側に開かれるため。
リフレッシュメモリ5がマイクロプロセッサによりアク
セスされ、新しい表示内容が書込まれる。
アンドゲート26には第2フリツプフロツプ24のセッ
ト出力が入力される。そして、表示器制御回路8″がリ
フレッシュメモリのアクセスの中断を終了したことを意
味する信号27を前記アンドゲート26に与えると、ア
ンドゲートが出力し第2フリツプフロツプ24をリセッ
トするため、処理延長回路からの処理延長信号13が消
滅して、マイクロプロセッサに対する処理延長、制御を
終止し、マイクロプロセッサの次の処理への移行を可能
にする。
第6図(a)に示すように、マイクロプロセッサによる
リフレッシュメモリアクセスが表示器制御回路8による
リフレッシュメモリアクセスの中断の前に開始された場
合は、表示器制御回路によるその直後のアクセス中断の
終了時魚津でノ間ニはマイクロプロセッサからの表示内
容のすべてを書込んでしまうに足る1分な時間があるの
で前記アクセス中断終了時点(すなわち次のアクセスの
開始時点でもある)にマイクロプロセツツに対する処理
延長制御を終止しても問題が生じない。しかL1100
(b)に示すように、マイクロプロセッサによるアクセ
スが表示器制御回路によるアクセスの中断の途中に開始
された場合は、その直後の表示器制御回路のアクセス中
断終了時点で処理延長制御を終止してはマイクロプロセ
ッサからの表示内容のすべてをリフレッシュメモリに書
込み得ない場合が生じる。
このような不完全書込みが生じることのないように、こ
の発明の好ましい実施例では、第6図(C)に示すよう
に、マイクロプロセッサに対する処理延長制御が開始さ
れた後に、表示器制御回路によるアクセスの中断開始(
又はアクセス終了)と、その中断の終了との双方が検知
されたことを条件として、その中断終了時点で処理延長
制御を終了するようにしている。すなわち、前記表示器
制御回路8は常時、第6図最上段に示されているような
リフレッシュメモリアクセスタイミング信号をアドレス
セレクタ6に与えている。そこで、第4図に示す実施例
では前記リフレッシュメモリアクセスタイミングの終r
号として用いている。これにより、第6図(b)に示す
タイミングにマイクロプロセッサによるリフレッシュメ
モリアクセスが開始されたときは、表示器制御回路によ
る次のりフレレシュメモリアクセスタイミングの終了時
点までは第1フリツプフロツプ23のセット出力が処理
延長信号とされ、かつ、同終了時点からその直後の表示
器制御回路によるアクセス中断終了時点までは第2フリ
ツプフロツプ24のセット出力が処理延長信号とされて
、マイクロプロセッサに必要1分なアクセス時間を確保
している。
こうして、マイクロプロセッサが表示器制御回路のリフ
レッシュメモリアクセスのどのようなタイミングにおい
てアクセスを要求しても、必ず、前者のアクセスの少な
くとも一回の中断の開始から終了までにわたってマイク
ロプロセッサに対して処理延長制御が行なわれるから、
リフレッシュメモリに対して表示内容の完全な書込みが
保証される。
マイクロプロセッサの処理と表示器制御回路の処理は非
同期であるが、上述のようにしてこの発明方法によれば
同期がとれ、かつ、マイクロプロセッサは表示器制御回
路によるリフレツ1 シュメモリアクセスの中断終了に
即応する処理延長信号の消滅により、リフレッシュメモ
リをアクセスできたことを早く知ることができるので、
マイクロプロセッサの処理時間の無駄が少なくなる。
表示器の表示内容が増大した場合、又は表示内容の変化
が多い場合は、マイクロプロセッサのリフレッシュメモ
リに対するアクセス回数が増える。この発明の方法によ
れば、上述のようにマイクロプロセッサのアクセス処理
時間の短縮が可能であるから、上述のようにマイクロプ
ロセラ”すのアクセス回数が増える場合に、とくにその
効果がより大きく発揮され、従って、マイクロプロセッ
サ全体の処理効率が高められる。
実際例を説明すれば、−表示画面作成のためマイクロプ
ロセッサはリフレッシュメモリ全500回程度アクセス
するが、従来は1回のアクセスに対して5つのマイクロ
プロセッサタイミング(第3図のTW)を必要としてい
たが、この発明による方法では1回のアクセスに対する
マイクロプロセッサタイミングが2〜5(第5図のT’
w)と可変になり、1マイクロプロセツサタイミングが
333nsであるとすると、−表示画面作成のため、最
大3 X 333nsX 500回= 590/!Sの
時間短縮が可能であり、この時間を他の処理に活用する
ことができる。
そして、この発明によれば、マイクロプロセッサのアク
セス処理延長制御は1表示器制御回路のアクセスタイミ
ングに順応して行なわれるから、同一の制御ユニットに
対して異なる表示周波数の表示器を用いた場合、処理延
長回路を交換することなく、マイクロプロセッサの処理
延長時間を表示器の表示周波数に対して自動的に増減す
ることができる。
【図面の簡単な説明】
第1図は表示器の表示制御装置の一般的構成を示す回路
図、第2図は従来の制御方法を用いる処理延長回路の構
成を示す回路図、第3図は同じ〈従来方法における動作
を示すタイムチャートである。 第4図は、この発明の一実施例による処理延長回路の構
成を示す回路図、第5図は同実施例による動作を示すタ
イムチャート、第6図は表示器制御回路のリフレッシュ
メモリアクセスタイミングとマイクロプロセッサによる
アクセスタイミングとの関係を示すタイ−ムチヤードで
ある。 1・・・マイクロプロセッサ 2・・・デコーダ回路 3・・・処理延長回路 5・・・リフレッシュメモリ 6・・・アドレスセレクタ 7・・・画像発生回路 8・・・表示器制御回路 9・・・データバス lO・・・アドレスバス 11・・・表示器 12・・・アドレス検知信号 13・・・、処理延長信号 特許出願人  日本信号株式会社 ノブi1M フレラン うり書yシ・ J3# i号

Claims (1)

  1. 【特許請求の範囲】 マイクロプロセッサと、表示器に表示すべき内容を一時
    記憶するリフレッシュメモリと、リフレッシュメモリか
    らのデータを表示器に表示できる画像データに変換する
    画像発生回路と、前記リフレッシュメモリを順次アクセ
    スして前記画像発生回路より出力される画像データをパ
    ラレルシリアル変換してこれよ表示器制御信号と合成し
    て表示器へ出力する表示器制御回路と、前記マイクロプ
    ロセッサが前記リフレッシュメモリをアクセスしたこと
    を検知する回路と、前記マイクロプロセッサに対し処理
    を一時延長させる回路とを備えて、マイクロプロセッサ
    を用いて表示器の表示制御をする装置において。 (イ) 前記検知回路の検知信号により前記処理延長回
    路の処理延長制御をセットし、 (ロ) 前記表示器fliJJ all @路が前記リ
    フレッシュメモリのアクセスを開始したことにより前記
    処理延長制御をリセットして。 (ハ) 前記マイクロプロセッサにより作成された表示
    内、容を前記リフレッシュメモリに書込むための処理時
    間を可及的に短縮することを特徴とする表示制御方法0
JP13745881A 1981-09-01 1981-09-01 表示器の表示制御方法 Pending JPS5838990A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13745881A JPS5838990A (ja) 1981-09-01 1981-09-01 表示器の表示制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13745881A JPS5838990A (ja) 1981-09-01 1981-09-01 表示器の表示制御方法

Publications (1)

Publication Number Publication Date
JPS5838990A true JPS5838990A (ja) 1983-03-07

Family

ID=15199071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13745881A Pending JPS5838990A (ja) 1981-09-01 1981-09-01 表示器の表示制御方法

Country Status (1)

Country Link
JP (1) JPS5838990A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63243989A (ja) * 1987-03-31 1988-10-11 株式会社東芝 メモリ制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63243989A (ja) * 1987-03-31 1988-10-11 株式会社東芝 メモリ制御装置

Similar Documents

Publication Publication Date Title
KR940005346B1 (ko) 연속하는 판독/기록 신호들간의 타이밍 분리를 보장하는 컴퓨터 시스템 및 방법
JPS5987569A (ja) デ−タ自動連続処理回路
JPH0355832B2 (ja)
US5943504A (en) System for transferring pixel data from a digitizer to a host memory using scatter/gather DMA
JPS5838990A (ja) 表示器の表示制御方法
JPS6267632A (ja) コンピュータ表示装置
US6020900A (en) Video capture method
JP3088564B2 (ja) イメージ処理装置
JP2003281083A (ja) バスコントロール回路
JPH0215425Y2 (ja)
JPS54149520A (en) Dispaly unit
JP2830239B2 (ja) 入力表示制御装置
JPH05210616A (ja) コンピュータ装置
JPH0430052B2 (ja)
JP2594678B2 (ja) システム制御装置
JPS63143588A (ja) 非同期書き込み読み出し装置
JPS59185A (ja) 陰極線管デイスプレイ装置
JP3028998B2 (ja) Dma転送回路
JPH03129478A (ja) 図形処理装置並びに、それを用いたデータ処理装置と、図形描画方法及び中央処理装置
JPS617769A (ja) イメ−ジメモリ書き込み制御方式
JPS5824808B2 (ja) マイクロプログラム制御デ−タ処理装置の初期起動処理方式
JPS61134793A (ja) 画像処理装置
JPS6252591A (ja) 画面メモリのアクセス制御方式
JPS619684A (ja) デフオルト画面表示方式
JPS592028B2 (ja) デイスプレイ端末装置