JPS5824808B2 - マイクロプログラム制御デ−タ処理装置の初期起動処理方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、マイクロプログラム制御データ処理装置の初
期起動処理方式、特に例えば自動等止器などをマイクロ
プログラム制御のデータ処理装置によって構成したデー
タ処理システムにおいて、初期起動時に複数の処理プロ
グラムの１つを選択する処理を行なうに当って上記選択
のための外部信号をハードウェア的に検出するよう構成
し、ランダム・アクセス・メモリのクリヤや初期値セッ
ト処理を効率よく行なうようにしたマイクロプログラム
制御データ処理装置の初期起動処理方式に関するもので
ある。

従来マイクロプログラム制御のデータ処理装置における
初期起動に当っては、予め定められたアドレスをアクセ
スするよう定められ、当該アドレスに格納されている内
容を先頭アドレスとしてプログラムが実行されるように
される。

しかし、ディジタルフィルタや自動等化器などの機能を
マイクロプロセッサによって構成する如き場合必要とす
る機能を選ぶに当っては複数の処理プログラムを用意す
ることが必要となる。

また電源投入時や自動等化器の発散時などには、係数デ
ータを格納するＲＡＭの内容がランダムなものとなって
おり、ＲＡＭの内容をクリヤし然るべき値を初期セット
することが必要である。

このような初期起動時において、外部から与えられた選
択信号をソフト的に判別した上で、選択された処理プロ
グラムに対応した初期セットを行なおうとすると、該初
期起動に要するマイクロ命令ステップが繁雑となる。

本発明は、従来のソフト的な処理に代えて、外部選択信
号をハードウェア回路によって検出し、いわば直接的に
初期値をセットする初期プログラムをアクセスし得るよ
うにすることを目的としている。

そしてそのため、本発明のマイクロプログラム制御デー
タ処理装置の初期起動処理方式はランダム・アクセス・
メモリおよびマイクロプログラム制御のデータ処理装置
を有するデータ処理システムにおいて、マイクロ命令に
よってマイクロ・プログラム・カウンタを非歩進状態に
保持するよう制御すると共に、上記マイクロプログラム
を格納するメモリ上において複数の処理プログラムを格
納する領域と上記ランダム・アクセス・メモリに初期値
をセットする初期プログラム格納領域とシステム選択領
域とをもうけ、かつ上記処理プログラムのいずれか１つ
を選択する外部制御信号をハードウェアによって検出す
る検出回路をそなえ、該検出回路によって上記システム
選択領域の１つのアドレスをアクセスするよう構成して
上記ラン。

ダム・アクセス・メモリの内容をクリヤすると共に、上
記アクセスされたアドレスの内容によって上記初期プロ
グラム格納領域をアクセスして上記ランダム・アクセス
・メモリに初期値をセットした上で上記選択された処理
プログラムをアクセスするようにしたことを特徴として
いる。

以下図面を参照しつつ説明する。

第１図は本発明にいうウェイ１−（ＷＡＩＴ）命令によ
る処理態様を説明する説明図、第２図は本発明による一
実施例初期起動処理方式の概念を説こ明する説明図、第
３図は制御メモリ上のプログラム格納の一実施例態様を
説明する説明図、第４図は本発明の一実施例構成、第５
図は第４図図示の構成の動作を説明する説明図を示す。

本発明を説明するに先立って、本発明においてｊウェイ
１−（ＷＡＩＴ’）命令を利用することから、第１図を
参照してウェイト命令による処理態様を説明しておく。

データ処理装置はプログラム・カウンタ（第４図）をカ
ウント・アップすることによって処理を４進めてゆくよ
うにされる。

即ち、該プログラム・カウンタの内容にもとづいて制御
メモリをアクセスし、該制御メモリから読出されたマイ
クロ命令をデコードして処理を行なってゆくようにされ
る。

このとき、データ処理の停止（休止）を行なう場合、ウ
ェイト命令を実行することによって、上記プログラム・
カウンタのカウント・アップを止めることによって行な
われる。

該ウェイト命令が実行されると、以後スタート・パルス
が外部から与えられるまで、データ処理を行なわないよ
うにされる。

第１図は、プログラム・カウンタの内容「１」によって
制御メモリから読出された命令がウェイＪ ト命令であ
った時点からの処理が示されている。

該ウェイト命令が解読されると、図示カウント・イネー
ブル信号が論理「０」となり、プログラム・カウンタの
カウント・アップが停止される。

このタイミングのもとでは、第１図図示の如く制御メモ
リからはプログラム・カウンタの内容「２」に対応した
データ２（次のマイクロ命令→が読出された状態にある
。

その後スタート・パルスが与えられると、データ処理装
置における処理フェース例えばＰＨ，に同期してカウン
タ・プリセット処理が行なわれ、第１図図示の如く、制
御メモリから読出されたままにあるデータ２がプログラ
ム・カウンタにセットされ、該プログラム・カウンタの
内容にもとづいて制御メモリがアクセスされてゆく。

上記ウェイト命令の実行からスタート・パルスによる起
動を念頭においた上で、以下本発明の初期起動について
説明する。

本発明の初期起動に当っては、 （１）外部信号によって指示された処理プログラムの選
択、 （ｉｉ）ＲＡＭの内容のクリヤ、 （ｌｉｉ） ＲＡＭに対して、上記選択された処理プ
ログラムに対応した初期値のセットを含む前処理、Ｇｖ
）選択された処理グログラムの実行、が行なわれる。

制御メモＩＪ ＣＳ上には、第３図図示の如く、例えば
番地「００」にはウェイト命令が格納され、番地「０１
」ないし「０４」はシステム選択領域として使用される
。

システム選択領域の番地ｉには例えば図示「システム＃
２用初期プログラム」２−０の先頭番地ＡＤ２を指示し
たジャンプ命令が格納されていると考えてよい。

そして図示プログラム１−０．１−２．２−０．２−２
の末尾の命令は上述のウェイト命令が置かれている。

このため、例えばプログラム２−０の末尾において上記
ウェイト命令が実行されたとき、制御メモＩＪ ＣＳか
らは上記第１図を参照して説明した如く図示２−１の内
容が読出された状態で休止状態に入る。

当該内容はプログラム２−２の先頭番地ＡＤＢを指示し
ており、上述の如くスタート・パルスが与えられると、
上記２−１の内容ＡＤＢがプログラム・カウンタにセッ
トされて、図示プログラム２〜２が実行されてゆく。

電源投入時には、データ処理装置のシーケンス信号０を
論理「１」とし、この論理によってプログラム・カウン
タの内容をクリヤする。

電源投入から少し時間が経過するとシーケンス信号１が
論理「１」とされ、データ処理装置に初期起動をかける
。

図示シーケンス１における第１スタート・パルスと第２
スタート・パルスとの間において、外部信号によってい
ずれの処理プログラムが選択されているかがハードウェ
ア検出回路によって決定され、システム選択領域の４つ
の番地のいづれかを選択すべく、プログラム・カウンタ
の内容が。

カウント・アップされる。

そしてあわせてＲＡＭが書込みモードとなり、このとき
ＲＡＭのデータ・バスは「０」となっていることから、
マイクロ命令とは無関係にＲＡＭのアドレス・レジスフ
にクロックが供給されるたびにＲＡＭの内容は次々とク
リヤされてゆき、やがて全アドレスがクリヤされる。

シーケンス１において第２スタート・パルスが与えられ
ると、検出回路により指定されたシステム選択領域の番
地例えば番地ＡＤ２がプログラム・カウンタにセットさ
れ、初期プログラム２−０が実行される。

該初期プログラムは、ＲＡＭ上に初期値をセットしてゆ
く処理を行なう。

該初期プログラムは第２スタート・パルスから第３スタ
ート・パルスまでの間にのみ有効であり、第３スタート
・パルスと第４スタート・パルスには応答しない。

そして第５スタート・パルスによってシーケンス２に移
行し、第３図図示内容２−１にもとづいてプログラム２
−２が以後実行されてゆく。

第４図は本発明の一実施例構成を示し、図中の符号３は
図示しない制菌メモリのプログラム・カウンタ、４はＲ
ＡＭアドレス・レジスフ、５ないし１０は夫々フリップ
・フロップ、１１ないし１５は夫々ナンド回路、１６な
いし２１は夫々アンド回路、２２ないし２６は夫々ノア
回路、２７は一致回路、２８ないし３３は夫々ノット回
路、３４はオア回路を表わしている。

第５図は第４図図示の構成の動作を説明する説明図であ
り、第５図Ａはスタート・パルスによる動作を表現すべ
く時間軸を圧縮して表わし、第５図Ｂはクロックによる
動作を表現すべく時間軸を拡大して表わしている。

第４図図示の信号ａは、シーケンス０のときｌｏｗであ
り、プログラム・カウンタ３はクリヤされる（即ち制御
メモリの番地０に対応する）。

図示信号すは、ウェイト命令によりｌｏｗとなり、この
結果信号ｆがｈｉｇｈとされる。

図示信号Ｃは、シーケンス１の第３スタート・パルスか
らシーケンス１の終りまで期間ｌｏｗとなり、アンド回
路１６をオフ状態に保つ。

図示信号ｄは、シーケンス１のスタート・パルスによる
微分信号であって、シーケンス１の第１スタート・パル
スと第２スタート・パルスとの間にｌｏｗとなり、アン
ド回路１６をオフ状態に保つ。

またＲＡＭの内容をクリヤするスタート信号となる。

図示信号すはスタート・パルスのフェーズ３（ＰＨ３’
）のクロックによる微分信号である。

図示信号ｆは、プログラム・カウンタ３のカウント・イ
ネーブルを決める信号であって、スタート・パルスがク
ロックで読込まれるとｌｏｗとなり、その結果信号ｌを
ｈｉｇｈにする。

図示信号ｇは、カウント・イネーブルをしてスタート・
パルスが入った後にオンにするためのクロックであって
、信号ｅを利用していることから１個のスタート・パル
スにつき１個のクロックを生じる。

図示信号りは、シーケンス１の第１スタート・パルスか
ら第２スタート・パルスまでの間ｈｉｇｈとなり、シス
テム選択用クロック信号ｉをナンド１４を介して出力す
る。

図示信号ｉは、システム選択用クロックで、フェーズ３
，４，５゜１の各クロックを外部信号スイッチ５ＹＳ１
゜５Ｙ８２のオン状態に対応した数だけ出力する（ちな
みに、５Ｙ８１ と、とか「００」のとき１個、「０１
」のとき１個、「０１」のとき２個、「１０」のとき３
個、「１１」のとき４イ固出力する）。

図示信号ｊは、第２スタート・パルスと第３スタート・
パルスとの間およびシーケンス２以降において、フェー
ズ３のクロックにより微分されたスタート・パルスを出
力する。

図示信号りはシーケンス１の第１スタート・パルスと第
２スタート・パルスとの間でシステム選択用クロックｉ
の延長として現われる。

図示信号ｌは、シーケンス１の第２スタート・パルスと
第３スタート・パルスとの間およびシーケンス２以降に
おいてスタート・パルスによってｈｉｇｈとなり、また
信号りに対応してｈｉｇｈとなる。

図示信号ｍは、信号ｌと同じ期間にフェーズ４のクロッ
クの反転パルスとして現われ、プリセット・イネーブル
信号となる。

図示信号ｎ、ｏ＋１）は外部信号スイッチのオン状態に
対応して現われ、信号ｉをつくる源となる。

第４図図示の動作によるデータ処理装置の動作態様は第
５図Ａの最下段に図示されており、第２図図示のプロセ
ッサ・モードと対応している。

以上説明した如く、本発明によれば、外部信号スイッチ
５Ｙ８１．５Ｙ８２の状態をハードウェア回路によって
信号ｉとして出力し、システム選択領域（第３図）にお
いて、選択された処理プロジグラムに対応した初期セッ
トを行なうようにしている。

このため、外部信号スイッチをソフト的に判別して処理
を行なう場合にくらべて、制御メモリ上のマイクロ命令
数が大幅に減少できる。

なお、第４図図示の最下段に示すＲＡＭの内容をクリヤ
する処理部において、図示の場合、ＲＡＭアドレス・レ
ジスタ４がスクランブラとして働らき２９−１のパター
ンをランダムに発生するものとして示したが、該スクラ
ンブラの代わりにカウンタとしてもよいことは言うまで
もない。

【図面の簡単な説明】

ン 第１図は本発明にいうウェイト（ＷＡＩＴ）命令に
よる処理態様を説明する説明図、第２図は本発明による
一実施例初期起動処理方式の概念を説明する説明図、第
３図は制御メモリ上のプログラム格納の一実施例態様を
説明する説明図、第４図は本発明の一実施例構成、第５
図は第４図に図示の構成の動作を説明する説明図を示す
。 図中、１−０，１−０．・・・・・・は夫々初期プログ
ラム、１−２．２−２ 、・・・・・・は夫々処理プロ
グラム、３はプログラム・カウンタ、４はＲＡＭアドレ
ス・レジスタ、１８，１９，２０，２１．２４゜３２．
３３．３４は本発明にいう検出回路を表わす。

Claims (1)

【特許請求の範囲】
1. １ ランダム・アクセス・メモリおよびマイクロプログ
   ラム制御のデータ処理装置を有するデータ処理システム
   において、マイクロ命令によってマイクロ・プログラム
   ・カウンタを非歩進状態に保持するよう制御すると共に
   、上記マイクロプログラムを格納するメモリ上において
   複数の処理プログラムを格納する領域と上記ランダム・
   アクセス・メモリに初期値をセットする初期プログラム
   格納領域とシステム選択領域とをもうけ、かつ上記処理
   プログラムのいずれか１つを選択する外部制御信号をハ
   ードウェアによって検出する検出回路をそなえ、該検出
   回路によって上記システム選択領域の１つのアドレスを
   アクセスするよう構成して上記ランダム・アクセス・メ
   モリの内容をクリヤすると共に上記アクセスされたアド
   レスの内容によって上記初期プログラム格納領域をアク
   セスして上記ランダム・アクセス・メモリに初期値をセ
   ットした上で上記選択された処理プログラムをアクセス
   するようにしたことを特徴とするマイクロプログラム制
   御データ処理装置の初期起動処理方式。