JPS63200234A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS63200234A JPS63200234A JP3256487A JP3256487A JPS63200234A JP S63200234 A JPS63200234 A JP S63200234A JP 3256487 A JP3256487 A JP 3256487A JP 3256487 A JP3256487 A JP 3256487A JP S63200234 A JPS63200234 A JP S63200234A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- microroutine
- register
- address
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、マイクロプログラム制御方式におけるデー
タ処理装置に関する。
タ処理装置に関する。
（従来の技術）
従来のマイクロプログラム制御方式によるデータ処し！
Ｉ！装置においては、マイクロプログラムによりマイク
ロルーチンの所謂ループ処理を行なう場合にマイクロプ
ログラムの戻りアドレスをレジスタに保存し、ループカ
ウンタにカウンタ値を設定して処理を繰返えしていた。
Ｉ！装置においては、マイクロプログラムによりマイク
ロルーチンの所謂ループ処理を行なう場合にマイクロプ
ログラムの戻りアドレスをレジスタに保存し、ループカ
ウンタにカウンタ値を設定して処理を繰返えしていた。
そして、マイクロルーチンの処理を繰返してループカウ
ンタのカウンタ値が零になるとマイクロプログラムは、
スタックから復帰アドレスを読出して、この復帰アドレ
スの示すマイクロプログラムのアドレスより処理を行な
っていた。
ンタのカウンタ値が零になるとマイクロプログラムは、
スタックから復帰アドレスを読出して、この復帰アドレ
スの示すマイクロプログラムのアドレスより処理を行な
っていた。
（発明が解決しようとする問題点）
従来のマイクロプログラム制御方式ではループカウンタ
にループ回数を設定し処理を繰返すものであった。
にループ回数を設定し処理を繰返すものであった。
しかしながら、パイプライン構造を採用している従来の
装置は、例えば分岐命令を行なうのに数ステップを読出
して処理を実行する所謂ステージの確認をしてから分岐
命令を行なう為、このステージの確認に時間を要して処
理効率を低下りることになる。その効策として、各ステ
ージを並列処理することによりステージの確認に要する
時間を省くのであるが、並列処理にすると各処理を同時
に制御するための制御管理プログラム等を設けなければ
ならず、装置の煩雑化を招来するおそれがあった。
装置は、例えば分岐命令を行なうのに数ステップを読出
して処理を実行する所謂ステージの確認をしてから分岐
命令を行なう為、このステージの確認に時間を要して処
理効率を低下りることになる。その効策として、各ステ
ージを並列処理することによりステージの確認に要する
時間を省くのであるが、並列処理にすると各処理を同時
に制御するための制御管理プログラム等を設けなければ
ならず、装置の煩雑化を招来するおそれがあった。
この発明は、上記に鑑みてなされたもので、その目的と
しては、装置を煩雑にすることなく、マイクロプログラ
ムの処理効率を向上するデータ処理装置を提供すること
にある。
しては、装置を煩雑にすることなく、マイクロプログラ
ムの処理効率を向上するデータ処理装置を提供すること
にある。
［発明の構成］
（問題点を解決するための手段）
上記目的を達成するために、この発明は、マイクロルー
チンの先頭アドレスを保持するレジスタと、 前記先頭アドレスにより制御記憶から読出されたマイク
ロ命令中に含まれるマイクロルーチンのステップ数を保
持すると共にマイクロ命令が実行される都度カウント処
理されるステップカウンタ手段と、 前記マイクロ命令中に含まれるマイクロルーチンの繰返
し回数が設定され前記ステップカウンタからの終了信号
によりカウント処理され、この繰返し回数が雪になると
信号を出力する繰返しカウンタと、 前記ステップカウンタ手段からの終了信号に応答し前記
レジスタから先頭アドレスを読出すアドレス読出手段と
を有し、 このアドレス読出し手段によってマイクロルーチンの処
理が繰返されて前記ステップカウンタおよび繰返しカウ
ンタから終了信号が出力されると繰返しループ処理を終
了することを要旨とする。
チンの先頭アドレスを保持するレジスタと、 前記先頭アドレスにより制御記憶から読出されたマイク
ロ命令中に含まれるマイクロルーチンのステップ数を保
持すると共にマイクロ命令が実行される都度カウント処
理されるステップカウンタ手段と、 前記マイクロ命令中に含まれるマイクロルーチンの繰返
し回数が設定され前記ステップカウンタからの終了信号
によりカウント処理され、この繰返し回数が雪になると
信号を出力する繰返しカウンタと、 前記ステップカウンタ手段からの終了信号に応答し前記
レジスタから先頭アドレスを読出すアドレス読出手段と
を有し、 このアドレス読出し手段によってマイクロルーチンの処
理が繰返されて前記ステップカウンタおよび繰返しカウ
ンタから終了信号が出力されると繰返しループ処理を終
了することを要旨とする。
（作用）
上記構成を備えたデータ処理装置において繰返し処理を
行なう場合は、レジスタにマイクロプログラムのマイク
ロルーチンの先頭アドレスが保持され、マイクロ命令に
よりマイク［１ルーチンのステップ数をステップカウン
タに、また繰返し回数を繰返しカウンタにそれぞれ設定
して、ステップ数が零になるとステップカウンタから信
号を出力してアドレス読出手段により前記レジスタから
先頭アドレスを読出し、マイクロルーチンを繰返し処理
し、繰返し処理の効率を向上さける。
行なう場合は、レジスタにマイクロプログラムのマイク
ロルーチンの先頭アドレスが保持され、マイクロ命令に
よりマイク［１ルーチンのステップ数をステップカウン
タに、また繰返し回数を繰返しカウンタにそれぞれ設定
して、ステップ数が零になるとステップカウンタから信
号を出力してアドレス読出手段により前記レジスタから
先頭アドレスを読出し、マイクロルーチンを繰返し処理
し、繰返し処理の効率を向上さける。
（実施例）
以下、図面を用いてこの発明の詳細な説明する。
第１図はこの発明のデータ処理装置の構成を示すブロッ
ク図である。
ク図である。
本実施例の構成は、マイクロプログラムを格納する制御
記憶１と、データレジスタ３と、マルチプレクサ５と、
制御記憶アドレスレジスタ７と、ｆ１１１ｔ２Ｉｌ記憶
アドレスレジスタ７のアドレスを保持するレジスタ９と
、マイクロ命令の指令により所定の機能を実行するマイ
クロルーチンのステップ数を保持するステップ数保持レ
ジスタ１１と、このステップ数を減算する減口回路１３
と、減算回路１３によりカウンタ値が零になると零信号
を出力するステップ数カウンタ１５と、マイクロルーチ
ンのループ回数をカウントする繰返し用カウンタ１７と
、ステップ数カウンタ１５および繰返し用カウンタ１７
からの零信号の論理積をとるＡＮＤゲート１９とを有す
るものである。
記憶１と、データレジスタ３と、マルチプレクサ５と、
制御記憶アドレスレジスタ７と、ｆ１１１ｔ２Ｉｌ記憶
アドレスレジスタ７のアドレスを保持するレジスタ９と
、マイクロ命令の指令により所定の機能を実行するマイ
クロルーチンのステップ数を保持するステップ数保持レ
ジスタ１１と、このステップ数を減算する減口回路１３
と、減算回路１３によりカウンタ値が零になると零信号
を出力するステップ数カウンタ１５と、マイクロルーチ
ンのループ回数をカウントする繰返し用カウンタ１７と
、ステップ数カウンタ１５および繰返し用カウンタ１７
からの零信号の論理積をとるＡＮＤゲート１９とを有す
るものである。
制御記憶１は、読出し専用の固定記憶装置（ＲＯＭ）ま
たは書換え可能な記憶媒体であるＲＡＭからなり、マイ
クロプログラムを格納するものである。
たは書換え可能な記憶媒体であるＲＡＭからなり、マイ
クロプログラムを格納するものである。
データレジスタ３は、制御記憶１からのマイクロ命令を
保持するレジスタであり、分岐マイクロ命令の場合、分
岐先アドレスを信号１０６としてマルチプレクサ５に出
力するものである。
保持するレジスタであり、分岐マイクロ命令の場合、分
岐先アドレスを信号１０６としてマルチプレクサ５に出
力するものである。
マルチプレクサ５は、分岐先アドレス１０６゜ユーザ命
令の操作コードをデコードして操作コードに対応するマ
イクロ命令の先頭アドレスを指示する信号１０７または
レジスタ９からのアドレスのいずれかを後述するＡＮＤ
ゲート１９からの信号１０５によって選択し、制御記憶
アドレスレジスタ７に出ノｊするものである。
令の操作コードをデコードして操作コードに対応するマ
イクロ命令の先頭アドレスを指示する信号１０７または
レジスタ９からのアドレスのいずれかを後述するＡＮＤ
ゲート１９からの信号１０５によって選択し、制御記憶
アドレスレジスタ７に出ノｊするものである。
制御記憶アドレスレジスタ７は、信号１０５によりマル
チプレクサ５からのアドレスをロードし、制御記憶１の
アドレス指定を行なうものである。
チプレクサ５からのアドレスをロードし、制御記憶１の
アドレス指定を行なうものである。
レジスタ９は、制御記憶アドレスレジスタ７からのアド
レスをセットしてマルチプレクサ５に出力するものであ
る。
レスをセットしてマルチプレクサ５に出力するものであ
る。
ステップ数保持レジスタ１１には、制御記憶１から読出
されたマイクロ命令中に含まれるマイクロルーチンのス
テップ数１０１が保−持されるものである。
されたマイクロ命令中に含まれるマイクロルーチンのス
テップ数１０１が保−持されるものである。
減算回路１３は、ステップ保持レジスタ１１のステップ
数を−１するものである。
数を−１するものである。
ステップ数カウンタ１５は、減算回路１３から出力され
るステップ数を保持し、マイクロ命令が実行されるつど
クロックＣＬＫに応答しカウントダウンするカウンタで
あり、その出力はＡＮＤゲート１９に出力されている。
るステップ数を保持し、マイクロ命令が実行されるつど
クロックＣＬＫに応答しカウントダウンするカウンタで
あり、その出力はＡＮＤゲート１９に出力されている。
繰返し用カウンタ１７は、制御記憶１から読出されたマ
イクロ命令中に含まれるマイクロルーチンのループ回数
が保持され、マイクロルーチンの処理が終了する毎に信
号１０５によりカウントダウンするものである。
イクロ命令中に含まれるマイクロルーチンのループ回数
が保持され、マイクロルーチンの処理が終了する毎に信
号１０５によりカウントダウンするものである。
ＡＮＤゲート１９は、ステップ数カウンタ１５から零信
号が入力されると信号１０５を出力して繰返し用カウン
タ１７をカウントダウンさせるとともに、レジスタ９に
格納されているンイクロルーチンの先頭アドレスをマル
チプレクサ５にロードし、制御記憶アドレスレジスタ７
によりマイクロルーチンの処理を再開するものである。
号が入力されると信号１０５を出力して繰返し用カウン
タ１７をカウントダウンさせるとともに、レジスタ９に
格納されているンイクロルーチンの先頭アドレスをマル
チプレクサ５にロードし、制御記憶アドレスレジスタ７
によりマイクロルーチンの処理を再開するものである。
また、ステップ数カウンタ１５および繰返し用カウンタ
１７のカウンタ値が共に零になると零信号１０３および
零信号１０４の論理積より信号１０５の出力を停止する
ものである。
１７のカウンタ値が共に零になると零信号１０３および
零信号１０４の論理積より信号１０５の出力を停止する
ものである。
次にこの実施例の作用を説明する。
ユーザ命令の操作コードがデコードされ操作コードに対
応するマイクロ命令の先頭アドレスがマルチプレクサ５
に入力される。マルチプレクサ５は上記先頭アドレスを
選択し制御記憶アドレスレジスタ７に出力する。制御記
憶アドレスレジスタ７からのアドレスは制御記憶１に出
力され先頭アドレスに対応す盃マイクロ命令が読出され
る。通常の動作のとき、マイクロ命令はデータレジスタ
３にラッチされて、マイクロ命令が実行される。
応するマイクロ命令の先頭アドレスがマルチプレクサ５
に入力される。マルチプレクサ５は上記先頭アドレスを
選択し制御記憶アドレスレジスタ７に出力する。制御記
憶アドレスレジスタ７からのアドレスは制御記憶１に出
力され先頭アドレスに対応す盃マイクロ命令が読出され
る。通常の動作のとき、マイクロ命令はデータレジスタ
３にラッチされて、マイクロ命令が実行される。
制御記憶アドレスレジスタ７のアドレスはインクリメン
トされ対応するマイクロ命令が読出され実行される。
トされ対応するマイクロ命令が読出され実行される。
マイクロ命令が分岐命令のときは、データレジスタ３か
ら分岐先アドレス１０６としてマルチプレクサ５に出力
され、マルチプレクリ°５では制御記憶アドレスレジス
タ７に分岐アドレスを出力するよう選択動作が行なわれ
る。分岐先のマイクロ命令の実行は上記した動作と変わ
りない。
ら分岐先アドレス１０６としてマルチプレクサ５に出力
され、マルチプレクリ°５では制御記憶アドレスレジス
タ７に分岐アドレスを出力するよう選択動作が行なわれ
る。分岐先のマイクロ命令の実行は上記した動作と変わ
りない。
更に、ループ処理の場合は、マイクロ命令中のマイクロ
ルーチンのループ回数が繰返し用カウンタ１７に設定さ
れて、マイクロルーチンのステップ数がステップ数保持
レジスタ１１に設定される。
ルーチンのループ回数が繰返し用カウンタ１７に設定さ
れて、マイクロルーチンのステップ数がステップ数保持
レジスタ１１に設定される。
レジスタ１１のステップ数は減算回路１３により−１さ
れステップ数カウンタ１５にセットされる。
れステップ数カウンタ１５にセットされる。
そして、マイクロルーチンが１ステップ実行される毎に
ステップ数レジスタ１５に保持されているステップ数が
クロックＣＬＫによりカウントダウンされる。カウンタ
１５のステップ数が零になると、零信Ｊ”＋１０３がＡ
ＮＤゲート１９に出力され、ＡＮＤゲート１９より信号
１０５が出力される。
ステップ数レジスタ１５に保持されているステップ数が
クロックＣＬＫによりカウントダウンされる。カウンタ
１５のステップ数が零になると、零信Ｊ”＋１０３がＡ
ＮＤゲート１９に出力され、ＡＮＤゲート１９より信号
１０５が出力される。
この信号１０５により繰返し用カウンタ１７はカウント
ダウンされるとともに、マルチプレクサ５を制御してレ
ジスタ９に保持されているマイクロルーチンの先頭アド
レスを制御記憶アドレスレジスタ７に選択出力する。制
御記憶アドレスレジスタ７に先頭アドレスがセットされ
ることによりマイクロルーチンの処理が再開する。この
ループ処理が繰返し実行され、繰返し用カウンタ１７の
カウンタ値が零になると、ＡＮＤゲート１９に零信号１
０３．零信号１０４が出力される。従って、ＡＮＤゲー
ト１９からは信号１０５が出力されなくなり、マルチプ
レクサ５は通常のアドレス選択を行なう。
ダウンされるとともに、マルチプレクサ５を制御してレ
ジスタ９に保持されているマイクロルーチンの先頭アド
レスを制御記憶アドレスレジスタ７に選択出力する。制
御記憶アドレスレジスタ７に先頭アドレスがセットされ
ることによりマイクロルーチンの処理が再開する。この
ループ処理が繰返し実行され、繰返し用カウンタ１７の
カウンタ値が零になると、ＡＮＤゲート１９に零信号１
０３．零信号１０４が出力される。従って、ＡＮＤゲー
ト１９からは信号１０５が出力されなくなり、マルチプ
レクサ５は通常のアドレス選択を行なう。
このことにより、本実施例ではマイクロ命令によりマイ
クロルーチンのステップ数をステップ数カウンタ１５で
設定し、マイクロルーチンの処理回数を繰返し用カウン
タ１７に設定してループ処理を行なうので、従来の装置
に比べてループ処理の確認等の設定条件に要する時間を
省くことが可能になることにより、処理効率を向上する
ことができる。
クロルーチンのステップ数をステップ数カウンタ１５で
設定し、マイクロルーチンの処理回数を繰返し用カウン
タ１７に設定してループ処理を行なうので、従来の装置
に比べてループ処理の確認等の設定条件に要する時間を
省くことが可能になることにより、処理効率を向上する
ことができる。
［発明の効果コ
以上説明したように、この発明によれば、マイクロ命令
によりマイクロルーチンのステップ数をステップカウン
タに、繰返し回数を繰返しカウンタにそれぞれ設定して
マイクロプログラムの繰返し処理が実行でき処理スピー
ドを向上することができる。
によりマイクロルーチンのステップ数をステップカウン
タに、繰返し回数を繰返しカウンタにそれぞれ設定して
マイクロプログラムの繰返し処理が実行でき処理スピー
ドを向上することができる。
第１図はこの発明のデータ処理装置の構成を示すブロッ
ク図である。
ク図である。
Claims (1)
- 【特許請求の範囲】 マイクロルーチンの先頭アドレスを保持するレジスタと
、 前記先頭アドレスにより制御記憶から読出されたマイク
ロ命令中に含まれるマイクロルーチンのステップ数を保
持すると共にマイクロ命令が実行される都度カウント処
理されるステップカウンタ手段と、 前記マイクロ命令中に含まれるマイクロルーチンの繰返
し回数が設定され前記ステップカウンタからの終了信号
によりカウント処理され、この繰返し回数が零になると
信号を出力する繰返しカウンタと、 前記ステップカウンタ手段からの終了信号に応答し前記
レジスタから先頭アドレスを読出すアドレス読出手段と
を有し、 このアドレス読出し手段によってマイクロルーチンの処
理が繰返されて前記ステップカウンタおよび繰返しカウ
ンタから終了信号が出力されると繰返しループ処理を終
了することを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256487A JPS63200234A (ja) | 1987-02-17 | 1987-02-17 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256487A JPS63200234A (ja) | 1987-02-17 | 1987-02-17 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63200234A true JPS63200234A (ja) | 1988-08-18 |
Family
ID=12362404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3256487A Pending JPS63200234A (ja) | 1987-02-17 | 1987-02-17 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63200234A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02183831A (ja) * | 1988-12-21 | 1990-07-18 | Internatl Business Mach Corp <Ibm> | プログラム・ループ実行装置 |
| JPH02287827A (ja) * | 1989-04-28 | 1990-11-27 | Yokogawa Hewlett Packard Ltd | シーケンス制御方式 |
| JPH0895797A (ja) * | 1994-09-29 | 1996-04-12 | Nec Corp | データ処理装置 |
| JP2011086157A (ja) * | 2009-10-16 | 2011-04-28 | Mitsubishi Electric Corp | データ演算装置の制御回路及びデータ演算装置 |
| JP2021060969A (ja) * | 2019-07-10 | 2021-04-15 | ウルトラソック、テクノロジーズ、リミテッドＵｌｔｒａＳｏＣ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｌｔｄ． | トレースデータの取扱い |
-
1987
- 1987-02-17 JP JP3256487A patent/JPS63200234A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02183831A (ja) * | 1988-12-21 | 1990-07-18 | Internatl Business Mach Corp <Ibm> | プログラム・ループ実行装置 |
| JPH02287827A (ja) * | 1989-04-28 | 1990-11-27 | Yokogawa Hewlett Packard Ltd | シーケンス制御方式 |
| JPH0895797A (ja) * | 1994-09-29 | 1996-04-12 | Nec Corp | データ処理装置 |
| JP2011086157A (ja) * | 2009-10-16 | 2011-04-28 | Mitsubishi Electric Corp | データ演算装置の制御回路及びデータ演算装置 |
| JP2021060969A (ja) * | 2019-07-10 | 2021-04-15 | ウルトラソック、テクノロジーズ、リミテッドＵｌｔｒａＳｏＣ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｌｔｄ． | トレースデータの取扱い |
| US11989111B2 (en) | 2019-07-10 | 2024-05-21 | Siemens Industry Software Inc. | Handling trace data for jumps in program flow |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095426A (en) | Data processing system for effectively handling exceptions during execution of two different types of instructions | |
| JPS63200234A (ja) | デ−タ処理装置 | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPS6242301B2 (ja) | ||
| JPS5916054A (ja) | マイクロ・プロセツサ | |
| JPH035958Y2 (ja) | ||
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH04251331A (ja) | 情報処理装置 | |
| JPH0343830A (ja) | ブロックリピート回路 | |
| KR920005092Y1 (ko) | 프로그래머블 콘트롤러의 카운터 명령 처리 장치 | |
| JP3117214B2 (ja) | シーケンサのマイクロプログラム制御方式 | |
| JP3057732B2 (ja) | 情報処理装置 | |
| JPH04256058A (ja) | 情報処理装置 | |
| JPS5824808B2 (ja) | マイクロプログラム制御デ−タ処理装置の初期起動処理方式 | |
| JPS59221710A (ja) | シ−ケンスプログラムの演算処理時間測定方式 | |
| JPS59121440A (ja) | 集積回路 | |
| JPS61143848A (ja) | マイクロプログラム制御装置 | |
| JPH01310440A (ja) | データ処理装置 | |
| JPH05173779A (ja) | デジタル演算集積回路 | |
| JPS61170831A (ja) | 中央処理装置の命令実行制御装置 | |
| JPH05233379A (ja) | 実行履歴記憶装置 | |
| JPH03186926A (ja) | 信号処理装置 | |
| JPH04242413A (ja) | マイクロコンピュータ | |
| JPS5852261B2 (ja) | プログラム処理方式 | |
| JPH02110733A (ja) | 情報処理装置 |