JPS61170831A - 中央処理装置の命令実行制御装置 - Google Patents

中央処理装置の命令実行制御装置

Info

Publication number
JPS61170831A
JPS61170831A JP1285985A JP1285985A JPS61170831A JP S61170831 A JPS61170831 A JP S61170831A JP 1285985 A JP1285985 A JP 1285985A JP 1285985 A JP1285985 A JP 1285985A JP S61170831 A JPS61170831 A JP S61170831A
Authority
JP
Japan
Prior art keywords
instruction
execution
control device
subsequent
clock supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1285985A
Other languages
English (en)
Inventor
Tsutomu Utsuki
宇津木 勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1285985A priority Critical patent/JPS61170831A/ja
Publication of JPS61170831A publication Critical patent/JPS61170831A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、各種情報処理システムの中核をなす中央処理
装置の命令実行制御11装置に関するものである。
従来の技術 各種情報処理システムの中核をなすストアードプログラ
ム方式の電子計算機では、主メモリ上に所定の順序で格
納されている命令群が中央処理装置に順次読出され実行
されていく。
一般に、命令の実行所要時間は、命令の種類によって異
なっている。通常は、最長の実行所要時間を有する命令
の実行所要時間を全ての命令に対する実行時間として固
定的に割当てたり、命令解読時点でそのその命令の種類
に応じた実行時間を個々に割当てたり、低速の周辺装置
に対するアクセス命令など特定の命令について割り込み
機能等を使用して実質的な命令実行時間を延長したりし
ている。
また、中央処理装置の処理速度を高めるため。
先行の命令の実行と、後続の命令の主記憶からの読出し
くフェッチ)を同時進行させるパイプライン処理等も行
われている。
発明が解決しようとする問題点 命令によっては、先行の命令の実行に使用されているハ
ードウェアや先行の命令の実行終了に伴って確定するデ
ータをその実行に必要としない等の理由により、先行の
命令の実行が終了する前に実行を開始できるものもある
しかしながら、上記従来の実行制御方式では。
命令相互の前後関係を問わず直前の命令の実行終了を必
ず待って次の命令の実行を開始しているので、中央処理
装置の処理速度が向上しないという問題がある。
発明の構成 問題点を解決するための手段 上記従来技術の問題点を解決する本発明の命令実行制御
装置は、先行の命令の実行の終了を待たずにその先行の
命令の種類に応じた所定間隔をおいて順次後続の命令の
実行を開始させる手段と。
先行の命令及び後続の命令の関係を解読し、後続の命令
が先行の命令の終了後でなければ実行できない場合には
、後続の命令の実行開始時期を所定期間遅延させる手段
とを備えることにより、中央処理装置の処理速度を高め
るように構成されている。
以下2本発明の作用を実施例によって詳細に説明する。
実施例 第1図は9本発明の一実施例の命令実行制御装置を備え
た中央処理装置の一部分の構成を例示するブロック図で
ある。
この中央処理装置は、汎用の命令レジスタ2及び命令デ
コーダ3の他に9本発明の一実施例を説明するために特
別に設置したマルチプレクサ4及びインデックス・レジ
スタ5と1本発明の一実施例の命令実行制御装置1とを
備えている。
命令実行制御装置1は、クロック供給停止判定回路11
.クロック供給制御回路12.アンドゲート13及び内
部クロック発生回路14を備えている。
第2図は、第1図の命令実行制御装置1の動作を説明す
るためのタイミング・チャートである。
このタイミング・チャートにおいて、信号aは。
り°・り入力端子CLKからアンドゲート13の   
  −一方の入力端子に供給される外部クロック信号で
ある。また、信号すは、アンドゲート13で打ち抜かれ
て内部クロック発生回路14に供給される外部クロック
信号の一部である。信号c、d及びeは、内部クロック
発生回路14で発生される位相の異なる3種の内部クロ
ック信号である。さらに、信号rは、クロック供給制御
回路12からアントゲ−)13の他方の入力端子に供給
されるクロック供給禁止信号である。
クロック供給停止判定回路11は、主メモリから読出さ
れてマルチプレクサ4に供給される後続の命令と、命令
【/ラスタ2に保持されている先行の命令との相互関係
を判別する。クロック供給停止判定回路11は、先行の
命令の実行が終了しなければ後続の命令を実行できない
関係にある場合には、クロック供給制御回路12に連な
る信号線上の信号をローに立下げ、その他の場合にはハ
イ状態に保つ。
クロック供給制御回路12は、クロック供給停止判定回
路11の出力がローに立下がると、その直後の内部クロ
ック信号eの立下がりに同期してクロック供給禁止信号
fをローに立下げ、この立下げ後最初の外部クロックa
の立下がりに同期してクロック供給禁止信号fをハイに
戻す。
第2図において、命令実行期間T1は、この命    
 1令が終了する前に後続の命令の実行を開始できる関
係にあるため、後続の命令の実行開始時期が遅延されな
い(先行の命令に割当てられた実行期間が延長されない
)場合を例示している。この命令実行期間T1は内部ク
ロック信号Cの立上りから次の立上りまで持続する。
一方、命令実行期間T2は、この命令の実行が終了しな
ければ後続の命令を実行できない関係にあるため、クロ
ック供給禁止信号fの立下がりにより後続の命令の実行
開始時期が所定時間遅延される(先行の命令に割当てら
れた実行期間が延長される)場合を例示している。
第1図のマルチプレクサ4とインデックス・レジスタ5
は、上記命令実行開始時期の遅延の例を説明するために
特に付加した要素である。マルチプレクサ4は、主メモ
リから読出された命令中のオペランドのアドレス等をイ
ンデックス・レジスタ5に保持されているアドレスで修
飾して後段の命令レジスタ2に渡すように構成されてい
るものとする。
クロック供給停止判定回路11は、命令レジスタ2に保
持され実行されている先行の命令がインデックス・レジ
スタ5の内容を変更する命令である場合において、主メ
モリから読出されマルチプレクサ4に供給された後続の
命令が上述の修飾命令であるときは、先行の命令の終了
に伴いインデックス・レジスタ5の内容が確定するまで
、後続の命令の実行を延期すべきであると判定して、ク
ロック供給制御回路12への出力信号をローに立下げる
この信号立下げ期間は1前後の命令の組合せに基づき延
長を必要としない場合に割当られる命令実行時間(実際
の実行所要時間より短めに設定されている)と、延長を
必要とする場合の所要実行時間との差を、外部クロック
信号周期の整数倍に量子化することにより決定される。
延長を必要としない場合に割当られる命令実行時間は、
命令の種類に応じて異なり得る。
クロック供給停止判定回路11は、先行の命令がインデ
ックス・レジスタ5の内容を変更する命令である場合に
おいて後続の命令が上述の修飾命令でないとき、あるい
は、後続の命令が上述の修飾命令である場合において先
行の命令がインデックス・レジスタ5の内容を変更する
命令でないときは、いずれも後続の命令の実行開始時期
を遅延させる必要がないと判断し、クロック供給制御回
路12への出力をハイ状態に保持する。
発明の効果 以上詳細に説明したように2本発明の命令実行制御装置
は、先行の命令の実行の終了を待たずに後続の命令の実
行を開始させる手段と、先行の命令及び後続の命令の関
係を解読し、後続の命令が先行の命令の終了後でなけれ
ば実行できない場合には、後続の命令の実行開始時期を
所定時間遅延させる手段とを備えているので、中央処理
装置の      J処理速度を高めることができると
いう効果を奏する。
【図面の簡単な説明】
第1図は本発明の一実施例の命令実行制御装置を備えた
中央処理装置の一部を示すブロック図。 第2図は上記命令実行制御装置の動作を説明するための
タイミング・チャートである。 l・・命令実行制御装置、11・・クロック供給停止判
定回路、12・・クロック供給制御回路。 13・・アンドゲート、14・・内部クロック発生回路
、2・・命令レジスタ、3・・命令デコーダ、4・・マ
ルチプレクサ、5・・インデックス・レジスタ。

Claims (1)

  1. 【特許請求の範囲】 先行の命令の実行終了を待たずに順次後続の命令の実行
    を開始させる手段と、 先行の命令及び後続の命令の関係を解読し、後続の命令
    が先行の命令の終了後でなければ実行できない場合には
    、該後続の命令の実行開始時期を所定期間遅延させる手
    段とを備えたことを特徴とする中央処理装置の命令実行
    制御装置。
JP1285985A 1985-01-25 1985-01-25 中央処理装置の命令実行制御装置 Pending JPS61170831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1285985A JPS61170831A (ja) 1985-01-25 1985-01-25 中央処理装置の命令実行制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1285985A JPS61170831A (ja) 1985-01-25 1985-01-25 中央処理装置の命令実行制御装置

Publications (1)

Publication Number Publication Date
JPS61170831A true JPS61170831A (ja) 1986-08-01

Family

ID=11817133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1285985A Pending JPS61170831A (ja) 1985-01-25 1985-01-25 中央処理装置の命令実行制御装置

Country Status (1)

Country Link
JP (1) JPS61170831A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02144654A (ja) * 1988-11-25 1990-06-04 Fujitsu Ltd メッセージ処理システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02144654A (ja) * 1988-11-25 1990-06-04 Fujitsu Ltd メッセージ処理システム

Similar Documents

Publication Publication Date Title
EP0212636B1 (en) Bus state control circuit
JPH06139189A (ja) 共有バス調停機構
JPH0721021A (ja) 情報処理装置
US6167529A (en) Instruction dependent clock scheme
JPS6232504B2 (ja)
JPS62115542A (ja) 情報処理装置
JPS61170831A (ja) 中央処理装置の命令実行制御装置
JP2003507815A (ja) 保存及び戻りフラグを具備する割込みのサービス
JPS63200234A (ja) デ−タ処理装置
JP2758624B2 (ja) マイクロプログラムの調速方式
JPS6259829B2 (ja)
US7065669B2 (en) System and method for providing a write strobe signal to a receiving element before both an address and data signal
JPH0573296A (ja) マイクロコンピユータ
JPS6242301B2 (ja)
JP2869205B2 (ja) データ処理装置のリピート回路
JP2508979B2 (ja) バス制御装置
JPH06139076A (ja) 割り込み処理装置
KR100217384B1 (ko) 인터럽트 제어장치와 그 제어방법
JPH0792902A (ja) プログラマブルコントローラ
JPH0285951A (ja) 入出力バス・サイクル制御方式
JPS61165136A (ja) バツフアアクセス要求制御方式
JPH0683639A (ja) レジスタ装置
JPS6223892B2 (ja)
JPH02310661A (ja) 入出力バス・サイクル制御方式
JPS61264465A (ja) デ−タ転送制御方式