JP2003507815A - 保存及び戻りフラグを具備する割込みのサービス - Google Patents

保存及び戻りフラグを具備する割込みのサービス

Info

Publication number
JP2003507815A
JP2003507815A JP2001519271A JP2001519271A JP2003507815A JP 2003507815 A JP2003507815 A JP 2003507815A JP 2001519271 A JP2001519271 A JP 2001519271A JP 2001519271 A JP2001519271 A JP 2001519271A JP 2003507815 A JP2003507815 A JP 2003507815A
Authority
JP
Japan
Prior art keywords
processor
state
interrupt
indicator
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001519271A
Other languages
English (en)
Inventor
ウィンスロップ エル サヴィル
ケヴィン ロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003507815A publication Critical patent/JP2003507815A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4831Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 プロセッサがサブルーチンをネストし、これらサブルーチンが割込みを可能及び禁止するときに起こる情報の破損を回避する方法を提供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】
本発明は、割込みのサービス、特にネストされたサブルーチンに関連する割込
みのサービスに関する。
【0002】 処理システムにおいて、例えばメモリのような共用リソースに対する多重要求
の処理を容易にする割込みサービスサブルーチンを利用するのが一般的である。
これらサブルーチンは、現在の割込みが完了し、次いで割込みが再び可能となる
まで他の割込みを禁止する命令を通常は含んでいる。この割込み禁止/割込み可
能特性の主な目的は、同じリソースに対する衝突する要求が既存の情報を破損す
ることなくサービスされるのを補償することである。
【0003】 幾つかの状況において、各割込みサブルーチンの開始部及び終端部それぞれに
おいて割込み禁止にして、次いで再び割込み可能にするという簡単な動作では、
情報の破損を防ぐのには不十分である。例えば、第1サブルーチン内にある第2
サブルーチンのネスティングを許可することが時々望ましく、これらサブルーチ
ンの各々は、自分自身の割込み禁止及び割込み可能命令を含んでいる。ネストさ
れた第2サブルーチンの終端部は、戻すリターン命令と第1サブルーチンの完了
とが続く割込み可能命令を含む。しかしながら、ネストされた第2サブルーチン
が割込み可能命令を発するとき、他の割込みをサービスする要求が待ち状態であ
る場合、更に他の割込みが、第1サブルーチンの終了前に、第3サブルーチンに
よってサービスされる。第3サブルーチンは、第1サブルーチンで使用されるま
でメモリ位置を共有する場合、この第3サブルーチンは、共有メモリ位置におけ
る情報を変更したり、不注意により破損してしまう。一方、これらメモリ位置は
、誤った情報、例えば第1サブルーチンによりまだアップデートされていないメ
モリアドレスを含む。この場合、第3サブルーチンは、誤ったアドレスの情報を
読み取り又は記憶してしまう。
【0004】 この問題の既知の解決法は、ネストされたサブルーチンを実行するプロセッサ
の状態に関する関連データ(例えば、プロセッサ状態情報)を最初に記憶し、こ
れらサブルーチンの1つを実行容易にするために割込みを禁止し、次いで保存デ
ータを読み取ることであり、割込みを再び可能にする前にプロセッサを初期状態
に戻す。この解決法は、時間及びメモリの両方を浪費する。
【0005】 欧州特許番号第441054号は、一般にこの問題を論じてあり、解決法とし
て、レジスタバンク、状態ビット及び割込みをサービスする割込み論理の組合せ
を提案している。より簡単な方法を提供することが望ましい。
【0006】 本発明の目的は、メモリに記憶された情報が誤っているという問題を効果的に
回避する割込みをサービスする簡単な方法を提供することである。
【0007】 ここで使われる「メモリ」という言葉は、制限しないが、例えばレジスタ、R
AM、DRAM、ROM、LIFO、FIFO等の様々な型式の揮発性及び不揮
発性装置を使用及び含む方法と一致するくらい一般的だと解釈されることを意図
することに注意されたい。
【0008】 本発明により、要求される割込みに応じてネストされたサブルーチンを実行す
る可能性を有するプロセッサの動作時において、上記割込みをサービスする方法
は、 −現在の割込み可能状態を示す指標を供給し、 −この指標を含む状態データを保存し、 −現在の割込み可能状態を禁止状態にし、 −要求された割込みにより指定される処理を少なくとも実行し始め、 −他の割込み要求を受け入れる前に、 −保存された状態データから指標を読み取り、 −現在の割込み可能状態をこの指標により示される状態にする、 ことを含む。
【0009】
【発明の実施の形態】
図1の処理システムは、プロセッサ10、メモリ20及びバス30を含んでい
る。模範的なプロセッサは、プログラムカウンタレジスタで特定される命令によ
りクロックパルスを配列するのに利用する。典型的には、このプログラムカウン
タレジスタは、前記プロセッサにより読み取られ、実行されるべき次の命令のメ
モリ位置を含んでいる。
【0010】 前記プロセッサは、割込みサービスユニット12,レジスタセット14,命令
デコーダ16及び算術論理演算ユニット18を含む。この模範的実施例において
、メモリ20は、とりわけサブルーチン及びデータを記憶する多数のメモリ位置
を持つRAMを有する。好ましい実施例において、前記メモリの一部は、LIF
Oスタック22として利用される。
【0011】 プロセッサ10及びメモリ20は、互いを伝達し、バス30に接続される他の
ハードウェアと伝達する当該バス30に接続されている。このバスは、例えば、
アドレス、割込み、データ、読み取りストローブ、書き込みストローブ及び装置
選択ストローブのような情報を搬送するための個々のラインを含んでいる。
【0012】 プロセッサ10の動作は、プログラムストリームにおける命令及び割込みによ
り制御される。この割込みは、バス30から入力される外部割込み又はプロセッ
サ自身において、例えばプロセッサ内のタイマ(図示せず)から生じる内部割込
みのどちらかである。
【0013】 これら割込みの全ては、割込みサービスユニット12によりサービスされ、こ
のユニットは、外部及び内部割込みに関連するメモリ位置を特定するアドレスを
生成する。どんな割込みにも対応して、ユニット12は、対応する割込みサブル
ーチンのメモリ20における位置を特定するアドレスを生成する。好ましくは、
この割込みサービスユニットは、アドレスを生成するための専用の優先順位に敏
感なハードウェア成分、例えばプログラム可能なルックアップテーブル又はエン
コーダを有し、これら両方は十分既知である。両方とも速さを最大にし、低い優
先順位割込より先に高い優先順位割込みのサービスを可能にする。
【0014】 レジスタセット14は、割込みサブルーチンにより生成されるアップデート可
能なメモリアドレス及び変数を含む複数のレジスタを有する。好ましい実施例に
おいて、前記レジスタセット14は、 −個々の変数A0,A1,A2を保持する変数レジスタ140,141,142
; −次の命令の連続的にアップデートされたアドレスPCをアクセスすべきメモリ
20に保持するプログラムカウンタレジスタ143; −使用待ちの多くの情報を示すカウントを保持するカウンタレジスタ144; −1つ以上の一般用途レジスタ(図示せず);及び −メモリ20から読み取られる又は算術論理演算ユニット18により生成される
データを含む1つ以上のデータレジスタ(図示せず); を含む。
【0015】 命令デコーダ16は、メモリ20から読み取られる命令を算術論理演算ユニッ
ト18により実行すべき低レベルの動作コードに変換する、例えばシーケンサ又
はマイクロシーケンサのような従来のハードウェア要素である。この算術論理演
算ユニットは、従来のハードウェア要素でもある。
【0016】 図2は、本発明の好ましい実施例による複数の割込みをサービスするプロセッ
サ10より実行される順次ステップの典型例を説明する。本実施例で利用される
割込みサブルーチンは、 −情報を生成するProduce Infoサブルーチン; −このProduce Infoサブルーチンにより生成される情報を使用するConsume Info
サブルーチン; −レジスタ144のカウントをアップデートするUpdate Counterサブルーチン である。
【0017】 テーブルの先頭にある列は、以下のような意味を持つ。 −記号IRは、割込み要求が入力されたことを示す“1”と、割込み要求が入力
されてないことを示す“0”とにより割込み要求フラグの状態を示す。 −記号IEは、このフラグが設定される(すなわち、現在割込み可能である)こ
とを示す“1”とこのフラグがリセットされる(すなわち、現在割込み禁止であ
る)ことを示す“0”とにより割込み可能フラグの状態を示す。 −“Inst.#”は、プロセッサ10により現在実行されている命令の数を示す。 −“Count”は、現在レジスタ144に収容されている数、すなわち、既に生成
された消費待ちの情報の数である。 −記号A0及びA1は、これらの変数の現在の値を示し、これらはそれぞれレジ
スタ140及び141に記憶される。
【0018】 図3は、各自Instruction#を前に付けたサブルーチンに含まれる各命令を具
備する模範的なサブルーチンを説明する。
【0019】 図2に説明された実施例は、図3を参照して説明される。本実施例において、
ステップ1の前に、割込み可能フラグが設定(IE=1)され、レジスタ144
のカウントは、消費待ちの情報がないことを示す値0に初期化されたと仮定する
【0020】 ステップ1において、情報を生成するために割込み要求が入力(IR=1)さ
れる。プロセッサ10は、それが実行されているどんなルーチンからも割込みサ
ブルーチンProduce Infoへスイッチすることでこの要求に応じている。
【0021】 ステップ2及び3において、プロセッサは割込み要求フラグをリセットし、情
報を生成し、それをメモリ20に記憶し、Produce InfoサブルーチンのInstruct
ion#1及び#2を実行する。特に、 −ステップ2において、プロセッサは、割込み要求フラグをリセット(IR=0
)し、Inst.#1を実行、すなわち(レジスタ141における)変数A1の値を
1に等しくする。(このとき変数A0の値は確定してない。) −ステップ3において、プロセッサは、Inst.#2を実行する、すなわちサブル
ーチンUpdate Countを呼び出す。
【0022】 ステップ4から9において、プロセッサは、この呼び出されたUpdate Countサ
ブルーチンを実行する。特に、 −ステップ4において、プロセッサは、Inst.#10、すなわちPush & Disable
Intを実行する。この命令により、プロセッサは、最初に割込み可能フラグの現
在の状態(IE=1)をLIFOスタックにプッシュすることでこの状態を保存
する。追加情報(例えば他のフラグの現在の状態)を保存することが望ましい場
合、この追加情報もこの時前記スタックにプッシュされる。次にプロセッサは、
割込み可能フラグをリセット(IE=0)し、これによりレジスタ144におけ
るカウントのアップデートが完了するまで他の割込みを禁止する。 −ステップ5において、プロセッサは、(レジスタ140における)変数A0の
値をレジスタ144におけるカウントの現在の値に等しく、すなわちA0=0に
設定することでInst.#11を実行する。 −ステップ6において、プロセッサは、和A0+A1=1を計算し、この和をA
0の新しい値としてレジスタ140に保存することでInst.#12を実行する。
−ステップ7において、プロセッサは、A0の新しい値をカウントの新しい値、
すなわちカウント=1としてレジスタ144に保存することでInst.#13を実
行する。 −ステップ8において、プロセッサは、Inst.#14、すなわちRestore Intを実
行する。この命令により、プロセッサは、割込み可能フラグを状態IE=1に戻
し、これはInst.#10が実行されたとき、ステップ4においてLIFOスタッ
クに保存されている。(追加情報がステップ4で保存された場合、上記情報はこ
のとき破棄される。) −ステップ9において、プロセッサは、Inst.#15、すなわちReturnを実行す
る。この命令により、プロセッサは、前に実行したサブルーチン、すなわちProd
uce Infoサブルーチンに戻す。
【0023】 ステップ10において、プロセッサは、Produce Infoサブルーチン、すなわち
Inst.#3において実行すべき次の命令、Jump to Produce Infoを実行する。こ
れはProduce Infoサブルーチンを簡単に再スタートする。
【0024】 ステップ11及び12において、プロセッサは、情報を生成し、その情報をメ
モリ20に記憶し、Produce InfoサブルーチンのInstruction#1及び#2を実
行する。特に、 −ステップ11において、プロセッサは、変数A1の値を1へ再初期化すること
でInst.#1を実行する。 −ステップ12において、プロセッサは、Update Countサブルーチンを呼び出す
ことでInst.#2を実行する。
【0025】 ステップ13から17において、プロセッサは、この呼び出されたUpdate Cou
ntサブルーチンの実行を始める。特に、 −ステップ13において、プロセッサは、最初に割込み可能フラグの現在の状態
(IE=1)をLIFOスタックに保存することでInst.#10(Push & Disabl
e Int)を実行する。次に、割込み可能フラグをリセット(IE=0)し、これ
により、レジスタ144におけるカウントのアップデートが完了するまで他の割
込みを禁止する。 −ステップ14において、プロセッサは、変数A0の値をカウントの現在の値に
等しく、すなわちA0=1に設定することでInst.#11を実行する。 −ステップ15において、プロセッサは、和A0+A1=2を計算し、この和を
A0の新しい値としてレジスタ140に保存することでInst.#12を実行する
。このステップ中に、割込み要求も入力するが、プロセッサは、この要求を割込
みがInst.#14により再び可能となるまで無視する。 −ステップ16において、プロセッサは、A0の新しい値をカウントの新しい値
(count=2)としてレジスタ144に保存することでInst.#13を実行
する。 −ステップ17において、プロセッサは、割込み可能フラグをIE=1状態に戻
すことでInst.#14を実行し、この状態はInst.#10が最後に実行されたとき
、ステップ13においてLIFOスタックに保存されている。
【0026】 ステップ18において、プロセッサは、ステップ15で入力された割込み要求
に対応し、この要求は情報を消費する要求である。それは、Consume Infoサブル
ーチンにスイッチすることで応答する。
【0027】 ステップ19において、プロセッサは、割込み要求フラグをリセット(IR=
0)し、次にConsume Infoサブルーチンの実行を続ける。特に、 −ステップ19において、変数A0の値をカウントの現在の値に等しく、すなわ
ちA0=2に設定することでInst.#4を実行する。 −ステップ20において、プロセッサは、レジスタ140から(現在カウントに
等しい)A0の現在の値を読み取ることでInst.#5、すなわちTestA0を実行
する。 −ステップ21において、プロセッサは、A0の値と0とを比較することでInst
.#6を実行し、メモリ20において消費待ちの情報が無いことを示すA0=0
である場合、プロセッサは、Consume Infoサブルーチンの始めにジャンプする。
しかしながら、この場合、A0=2は、メモリ内の2つの情報が消費待ちである
こをと示す。これにより、プロセッサは、記憶された情報の最新部分を消費し、
それに応じてカウントを減らすために、このConsume Infoサブルーチンに残る命
令を続ける。 −ステップ22において、プロセッサは、(レジスタ141における)変数A1
の値を−1に等しく設定することでInst.#7を実行する。 −ステップ23において、プロセッサは、Update Countサブルーチンを呼び出す
ことでInst.#8を実行する。
【0028】 ステップ24から28において、プロセッサは、呼び出されたUpdate Countサ
ブルーチンの実行を始め、実行中に、割込み要求が入力される。特に、 −ステップ24において、プロセッサは、最初に割込み可能フラグの現在の状態
(IE=1)をLIFOスタックに保存することでInst.#10(Push&Disable I
nt)を実行する。次に、この割込み可能フラグをリセット(IE=0)し、これ
により、レジスタ144におけるカウントのアップデートが完了するまで他の割
込みを禁止する。 −ステップ25において、プロセッサは、変数A0の値をカウントの現在の値に
等しく、すなわちA0=2に設定することでInst.#11を実行する。このステ
ップ中、割込み要求も入力し、プロセッサは、Inst.#14により割込みが再び
可能となるまでこの要求を無視する。 −ステップ26において、プロセッサは、和A0+A1=2−1=1を計算し、
この和をA0の新しい値としてレジスタ140に保存することでInst.#12を
実行する。 −ステップ27において、プロセッサは、A0の新しい値をカウントの新しい値
(count=1)としてレジスタ144に保存することでInst.#13を実行
する。 −ステップ28において、プロセッサは、割込み可能フラグをIE=1状態に戻
すことでInst.#14を実行し、この状態は、Inst.#10が最後に実行されたと
きステップ24のLIFOスタックに保存されている。
【0029】 ステップ29において、プロセッサは、ステップ25で入力された割込み要求
に応答し、この要求は、前に実行したProduce Infoサブルーチンにスイッチする
要求である。
【0030】 ステップ30において、プロセッサは、割込み要求フラグをリセット(IR=
0)し、前のProduce Infoサブルーチンが割り込まれた(すなわち、ステップ1
7において、A0=2、A1=1である)ときに存在するA0及びA1の値をメ
モリから検索する。前のProduce Infoサブルーチンに戻らせるリターン命令(In
st.#15)を実行する。次にプロセッサは、Produce Infoサブルーチンにおけ
る次に連続する命令、すなわちInst.#3を実行する。
【0031】 ステップ31において、プロセッサは、Produce Infoサブルーチンの始めにジ
ャンプすることでInst.#3を実行する。
【0032】 ステップ32及び33において、プロセッサは、情報を生成し、その情報をメ
モリ20に記憶し、Produce InfoサブルーチンのInstructions#1及び#2を実
行する。特に、 −ステップ32において、プロセッサは、変数A1の値を1に再初期化すること
でInst.#1を実行する。 −ステップ33において、プロセッサは、Update Countサブルーチンを呼び出す
ことでInst.#2を実行する。 ステップ34から38において、プロセッサは、Update Countサブルーチンの
実行を再び始め、実行中に、他の割込み要求が入力される。特に、 −ステップ34において、プロセッサは、始めに割込み可能フラグの現在の状態
(IE=1)をLIFOスタックに保存することでInst.#10(Push&Disable I
nt)を実行する。次に、割込み可能フラグをリセット(IE=0)し、これによ
りレジスタ144におけるカウントのアップデートが完了するまで他の割込みを
禁止する。 −ステップ35において、プロセッサは、変数A0の値をカウントの現在の値に
等しく、すなわちA0=1に設定することでInst.#11を実行する。 −ステップ36において、プロセッサは、和A0+A1=2を計算し、この和を
A0の新しい値としてレジスタ140に保存することでInst.#12を実行する
。 −ステップ37において、プロセッサは、A0の新しい値をカウントの新しい値
(count=2)としてレジスタ144に保存することでInst.#13を実行
する。このステップ中に、割込み要求も入力され、プロセッサは、Inst.#14
により割込みが再び可能となるまでこの要求を無視する。 −ステップ38において、プロセッサは、割込み可能フラグをIE=1状態に戻
すことでInst.#14を実行し、この状態は、Inst.#10が最後に実施されたと
き、ステップ34においてLIFOスタックに保存されている。
【0033】 ステップ39において、プロセッサは、ステップ37で入力された割込み要求
に応答し、この要求は、前に実行したConsume Infoサブルーチンにスイッチする
要求である。
【0034】 ステップ40において、プロセッサは、割込み要求フラグをリセット(IR=
0)し、前のConsume Infoサブルーチンが割り込まれた(すなわち、ステップ2
8において、A0=1、A1=−1である)とき存在するA0及びA1の値をメ
モリから検索する。前のConsume Infoサブルーチンに戻すリターン命令(Inst.
#15)を実行する。プロセッサは次にConsume Infoサブルーチンにおける次の
連続する命令(すなわち、Inst.#8の後、ステップ23で実行される)を実行
する。
【0035】 ステップ41において、プロセッサは、Consume Infoサブルーチンの始めにジ
ャンプすることで、このサブルーチンすなわちInst#9における次の連続する命
令を実行する。
【0036】 ステップ41に続き、プロセッサは、類似の方式で動作し続ける。図2に示す
模範的なステップは、本発明の実施例により、割込みのサービスが数個の命令を
持つ簡単なやり方で、最小限の情報を保存し、専用のハードウェアを必要とせず
に効果的に行うことができる方法を説明するために供給される。
【0037】 上述され、図2に説明される配列は、本発明の理解を助けるためだけに供給さ
れる典型的な実施例であることに注意されたい。それが本発明の範囲を制限する
ことを意図しない。例えば、単一のビットコードだけが割込み要求状態(IR)
及び割込み可能状態(IE)に利用される。しかしながら、先行技術において十
分公知なように、幾つかのプロセッサは多重割込み要求に同時に応答し、多重割
込み可能状態をトラッキングすることを可能にする。本発明は、上記多重割込み
要求のサービス及び例えばIR及びIEそれぞれに多重ビットコードを用いるこ
とで上記多重割込み状態をトラッキングすることを等しく可能にする。更に、本
発明は、実施例として開示した3つの典型的なサブルーチン(すなわち、Produc
e Info、Consume Info、Update Count)での使用に制限するのではなく、割込み
要求に応じてネストされてもよい多様なルーチン及びサブルーチンに応用可能で
ある。
【図面の簡単な説明】
【図1】 図1は、本発明の実施例による割込みをサービス可能にする処理
システムを説明する図である。
【図2】 図2は、本発明による方法の実施例を用いた動作の典型的な配列
を説明するテーブルである。
【図3】 図3は、実施例に使用される典型的な割込みサブルーチンを説明
する図である。
【符号の説明】
10 プロセッサ 12 割込みサービスユニット 14 レジスタセット 16 命令デコーダ 18 算術論理演算ユニット 20 メモリ 22 LIFOスタック 30 バス 140,141,142 変数レジスタ 143 プログラムカウンタレジスタ 144 カウンタレジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロス ケヴィン オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン 6 Fターム(参考) 5B098 BA12 BB06

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 要求される割込みに応じてネストされたサブルーチンを実行
    する可能性を持つプロセッサの動作時に割込みをサービスする方法であって、前
    記方法は、 −現在の割込み可能状態を示す指標を供給し、 −前記指標を含む状態データを保存し、 −前記現在の割込み可能状態を禁止状態にし、 −前記要求される割込みにより指定される処理を少なくとも実行し始め、 −他の割込み要求を受け入れる前に、 −前記保存された状態データから前記指標を読み取り、 −前記現在の割込み可能状態を前記指標により示される状態にする ことを有する方法。
  2. 【請求項2】 前記状態データは、前記指標のみから構成される請求項1に
    記載の方法。
  3. 【請求項3】 前記状態データは、当該データをLIFOスタックにプッシ
    ュすることで保存され、前記指標は、前記スタックから前記データをポップする
    ことで読み取られる請求項1に記載の方法。
  4. 【請求項4】 前記プロセッサは、複数の割込みに対する要求を同時に入力
    可能にし、前記指標は前記割込みの各々に対し現在の割込み可能状態を示す請求
    項1に記載の方法。
  5. 【請求項5】 保存された情報を生成及び消費する請求項1に記載の方法で
    あって、前記方法は、他の割込み要求を容認する前に、消費待ちの情報のカウン
    トをアップデートしている方法。
  6. 【請求項6】 前記現在の割込み状態を前記状態指標にすることは、前記状
    態データの残りを破棄することを有する請求項1に記載の方法。
  7. 【請求項7】 要求される割込みに応じて、ネストされるサブルーチンを実
    行する可能性を有するプロセッサであって、前記プロセッサは、 −現在の割込み可能状態を示す指標を供給し、 −前記指標を含む状態データを保存し、 −前記現在の割込み可能状態を禁止状態にし、 −前記要求される割込みにより指定される処理を少なくとも実行し始め、 −他の割込み要求を受け入れる前に、 −前記保存された状態データから前記指標を読み取り、 −前記現在の割込み可能状態を前記指標により示される状態にする ことで前記割込みをサービスするようにプログラムされたプロセッサ。
  8. 【請求項8】 前記状態データは、前記指標のみから構成される請求項7に
    記載のプロセッサ。
  9. 【請求項9】 前記状態データは、当該データをLIFOスタックにプッシ
    ュすることで保存され、前記指標は、前記スタックから前記データをポップする
    ことで読み取られる請求項7に記載のプロセッサ。
  10. 【請求項10】 請求項7に記載のプロセッサであって、前記プロセッサは
    、複数の割込みに対する要求を同時に入力可能にし、前記指標は前記割込みの各
    々に対し現在の割込み可能状態を示すプロセッサ。
  11. 【請求項11】 他の割込み要求を受け取る前に、前記保存された状態デー
    タから前記指標を読み取るようにプログラムされた請求項7に記載のプロセッサ
  12. 【請求項12】 前記状態データは、前記指標のみで構成される請求項11
    に記載のプロセッサ。
  13. 【請求項13】 前記現在の割込み可能状態を前記指標により示される状態
    にすることは、前記状態データの残りを破棄することを有する請求項7に記載の
    プロセッサ。
JP2001519271A 1999-08-19 2000-07-31 保存及び戻りフラグを具備する割込みのサービス Withdrawn JP2003507815A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/377,358 US6493781B1 (en) 1999-08-19 1999-08-19 Servicing of interrupts with stored and restored flags
US09/377,358 1999-08-19
PCT/EP2000/007402 WO2001014977A1 (en) 1999-08-19 2000-07-31 Servicing of interrupts with stored and restored flags

Publications (1)

Publication Number Publication Date
JP2003507815A true JP2003507815A (ja) 2003-02-25

Family

ID=23488795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001519271A Withdrawn JP2003507815A (ja) 1999-08-19 2000-07-31 保存及び戻りフラグを具備する割込みのサービス

Country Status (7)

Country Link
US (1) US6493781B1 (ja)
EP (1) EP1127320A1 (ja)
JP (1) JP2003507815A (ja)
KR (1) KR100817947B1 (ja)
CN (1) CN1184571C (ja)
TW (1) TW518468B (ja)
WO (1) WO2001014977A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001256062A (ja) * 2000-03-09 2001-09-21 Omron Corp 割込処理方法およびその方法を用いた演算処理装置
US6971095B2 (en) * 2000-05-17 2005-11-29 Fujitsu Limited Automatic firmware version upgrade system
US7007119B2 (en) * 2001-09-28 2006-02-28 Intel Corporation System and method for supporting split transactions on a bus
US20060090032A1 (en) * 2004-10-22 2006-04-27 Broadcom Corporation Method and computer program product of obtaining temporary conventional memory usage in BIOS
JP2006309508A (ja) * 2005-04-28 2006-11-09 Oki Electric Ind Co Ltd スタック制御装置およびその方法
CN100369028C (zh) * 2005-06-15 2008-02-13 威盛电子股份有限公司 读取数据的装置及方法
CN100419689C (zh) * 2006-12-05 2008-09-17 北京中星微电子有限公司 中断处理方法及装置
GB2461851A (en) * 2008-07-10 2010-01-20 Cambridge Consultants Processor, which stores interrupt enable flags in a location used for other functions

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3751164T2 (de) * 1986-11-07 1995-10-19 Nec Corp Datenprozessor mit verschiedenen Unterbrechungsverarbeitungsarten.
US5161228A (en) 1988-03-02 1992-11-03 Ricoh Company, Ltd. System with selectively exclusionary enablement for plural indirect address type interrupt control circuit
JPH02190937A (ja) 1989-01-19 1990-07-26 Sanyo Electric Co Ltd マイクロコンピュータの割り込み回路
US5115506A (en) 1990-01-05 1992-05-19 Motorola, Inc. Method and apparatus for preventing recursion jeopardy
JPH0743653B2 (ja) * 1990-07-25 1995-05-15 株式会社東芝 割込みコントローラ
JPH04306735A (ja) 1991-04-04 1992-10-29 Toshiba Corp 非同期割込み禁止機構
US5542076A (en) * 1991-06-14 1996-07-30 Digital Equipment Corporation Method and apparatus for adaptive interrupt servicing in data processing system
EP0945787A3 (en) * 1991-07-08 2008-12-31 Seiko Epson Corporation Risc microprocessor architecture implementing fast trap and exception state
JPH05233318A (ja) * 1992-02-18 1993-09-10 Nec Corp マイクロプロセッサ
JP3678759B2 (ja) * 1992-07-21 2005-08-03 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 割込を発生するための装置および割込を発生するための方法
JPH06161779A (ja) * 1992-11-17 1994-06-10 Fujitsu Ltd データ処理装置の割込み制御方式
JP3242508B2 (ja) 1993-11-05 2001-12-25 松下電器産業株式会社 マイクロコンピュータ
JPH07262152A (ja) * 1994-03-24 1995-10-13 Hitachi Ltd コンピュータシステム
EP0788057B1 (en) * 1996-01-31 2003-05-02 Compaq Computer Corporation Computer system with controllerless modem
US5944816A (en) 1996-05-17 1999-08-31 Advanced Micro Devices, Inc. Microprocessor configured to execute multiple threads including interrupt service routines
US5944809A (en) 1996-08-20 1999-08-31 Compaq Computer Corporation Method and apparatus for distributing interrupts in a symmetric multiprocessor system
KR19980075754A (ko) * 1997-04-01 1998-11-16 윤종용 인터럽트처리 표시기능을 갖는 컴퓨터 및 그 처리방법
US6061787A (en) * 1998-02-02 2000-05-09 Texas Instruments Incorporated Interrupt branch address formed by concatenation of base address and bits corresponding to highest priority interrupt asserted and enabled
US6212593B1 (en) * 1998-06-01 2001-04-03 Advanced Micro Devices, Inc. Method and apparatus for generating interrupts on a buffer by buffer basis in buffer descriptor ring direct memory access system
US6112274A (en) * 1998-06-17 2000-08-29 Intel Corporation Method and apparatus for processing more than one interrupts without reinitializing the interrupt handler program

Also Published As

Publication number Publication date
US6493781B1 (en) 2002-12-10
CN1320243A (zh) 2001-10-31
WO2001014977A1 (en) 2001-03-01
KR100817947B1 (ko) 2008-03-31
TW518468B (en) 2003-01-21
EP1127320A1 (en) 2001-08-29
CN1184571C (zh) 2005-01-12
KR20010080223A (ko) 2001-08-22

Similar Documents

Publication Publication Date Title
US5659759A (en) Data processing device having improved interrupt controller to process interrupts of different priority levels
US6553487B1 (en) Device and method for performing high-speed low overhead context switch
EP0464615A2 (en) Microcomputer equipped with DMA controller
US5815733A (en) System for handling interrupts in a computer system using asic reset input line coupled to set of status circuits for presetting values in the status circuits
JP3970609B2 (ja) プロセッサシステム
JP2003507815A (ja) 保存及び戻りフラグを具備する割込みのサービス
JP3655930B2 (ja) データ処理システムにおいてレジスタをアンスタッキングする方法および装置
JPS5826043B2 (ja) プロセツサのリセツト方式
US6995770B2 (en) Command list controller for controlling hardware based on an instruction received from a central processing unit
JPH056281A (ja) 情報処理装置
EP0614148A1 (en) Data processing apparatus
KR100654477B1 (ko) 프로세서 동작 방법
US20220156074A1 (en) Electronic device and multiplexing method of spatial
KR100329780B1 (ko) 인터럽트 응답 시간을 줄인 인터럽트 처리 장치
JP2844624B2 (ja) データ処理装置
JPS59144955A (ja) 情報処理装置
JPH0462093B2 (ja)
JPS6120139A (ja) 割込み制御方式
JPH0152775B2 (ja)
JPH0683639A (ja) レジスタ装置
JPH01233628A (ja) メモリアドレス変換制御回路
JPS62248043A (ja) マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路
JPH04358227A (ja) マイクロプロセッサ
JPH09160786A (ja) マイクロプロセッサ
JPH0667914A (ja) コントロールストレージ読み出し誤り訂正方式

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070731

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070731

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080422

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090924