TW518468B - Servicing of interrupts with stored and restored flags - Google Patents
Servicing of interrupts with stored and restored flags Download PDFInfo
- Publication number
- TW518468B TW518468B TW089116580A TW89116580A TW518468B TW 518468 B TW518468 B TW 518468B TW 089116580 A TW089116580 A TW 089116580A TW 89116580 A TW89116580 A TW 89116580A TW 518468 B TW518468 B TW 518468B
- Authority
- TW
- Taiwan
- Prior art keywords
- status
- indicator
- processor
- scope
- patent application
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4831—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Executing Machine-Instructions (AREA)
Description
518468 A7 B7 五、發明說明(1 發明背景 lAjjjg 域 本發明係關於服務岔斷,尤其有關巢套副常式之服次分 斷。 〜知s ϋυυ支藝描述 於處理系統中,普遍利用岔斷服務副常式輔助處理對於 像是記憶體之共享資源的多重需求。通常此等副常式包本 指令,用以去能進一步岔斷,直到目前岔斷完成爲止,2 後重新賦能岔斷。此去能/賦能特性之主要目的爲確保相同 資源之衝突需求可獲得服務,而且不會造成現存資訊的訛 誤。 、 某些情況下,對於避免資訊訛誤而言,分別於每—岔斷 副常式其開始和結束部分去能然後重新賦能岔斷之簡單動 作極不恰當。例如,有時候希望能准許於一第—副常式内 巢套—第二副常式,其中各自包含其本身之去能和龍分 斷指令。巢套之第二副常式之結束可能包含一賦能繼 令’跟隨-轉回指♦’用以使轉回及完成第_副常式生效 。然而,峨巢套之第二副常式發佈其賦能岔斷指令時 ’尚有要求服務另-岔斷的-需求未4,則於完成第一副 常式前,其他贫斷可由-第三副常式加以服務。如果該第 三副常式與第—副常式共享其使用中之記憶體位置,則該 第三副常式可能修正及不愼造成此等、、 …、、 < c寺共旱H己憶體位置上 的ί afl έ化誤。替代上’此等記情,尸 …、 〒尤c 彳又置可能包含不正確之 貧訊,例如該第一副常式尚更新的 τ旧σ己憶體位址。此情況下 I----------I 裝--- (請先閱讀背面之注意事項再填寫本頁) τ訂 經濟部智慧財產局員工消費合作社印製
518468 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(2 ) ,該第三副常式可能於一不正確之位址上讀取或儲存資訊。 / 此問題的一已知解決方菜爲:首先獻存相1¾於執行該果 套副常式的一處争器其狀態之切合資料(例如一處理器狀態 字),去能岔斷以輔助該等副常式之一的執行,然後讀取儲 存之資料,並於重新賦能岔斷前使該處理器復原至早先狀 態。 , 歐洲專利441〇54大致討論此問題,it且建議服務岔斷之 暫存器記憶庫,狀態位元和岔斷邏輯的一組合作爲一解決 方案。希望提供一較簡單之解決方案。 發明概述 發明的一目標爲:提供一種服務岔斷之簡單方法,以有 效避免造成記憶體中所儲存之資訊訛誤的問題。 請注意,此處所使用之"記憶體"一詞係指與用於以及包含 於但不限於各種類型的依電性和不變性装置之方式一致的 一般岔斷,該等裝置像是暫存器,隨機存取記憶體(RAMs) 秦 ,動態隨機存取記憶體(DRAMs),唯讀記憶體(ROMs),後 進先出(UFOs)堆疊,先進先出(FIFOs)堆疊等3 根據本發明,於一處理器之作業中,其中該處理器具有 執行巢套副常式,以響應所要求岔斷的功能,一種服務這 類岔斷之方法包括: 、 •提供一指示器,代表一目前岔斷賦*能狀態; •儲存包括該指示器之狀態資料; •將目前岔斷賦能狀態放置於一去能狀態: •至少開始執行由所要求之岔斷指定的—動作; -5- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x ~ --- ----------華-裝——' (請先閱讀背面之注意事項再填寫本頁) r*· -麟· 518468 Α7 Β7 五、發明說明(3 •元接受另一岔斷需求前: •從所儲存之狀態資料讀取該指示器; •將目前贫斷賦能狀態放置於由該指示器所指示的狀態。 圖1係-圖形,説明可根據本發明其—具體實施例而服務 贫斷的一處理系統。 圖2係-表單,展示使用根據本發明_方法的一具體實施 例之作業的一示範順序。 圖3係一圖形,説明孩具體實施例中所利用之示範的岔斷 副常式。 較佳具體實施例描述 圖ί之處理系統包栝一處理器1 〇,一記憶體2〇和一匯流排 3〇。示範之處理器10利用時脈脈衝將一程式計數器暫存器 所定義的指令,從頭到尾定序。通常,該程式計數器暫存器 包含即將讀取並於該處理器上動作之下一指令的記憶體位 置。 遠處理器包括一贫斷服務單元12,一暫存器組14,一指 令解碼器16和一算術邏輯單元18。此示範之具體實施例中 ,記憶體20包含一隨機存取記憶體(RAM),具有複數個記 憶體位置供儲存副常式和資料及其他用。於較佳之具體實 施例中,該記憶體的一邵分作爲一後進先出(LIFO)堆疊22。 處理器10和記憶體20連接至匯流棑3 0,供彼此以及與連 接至該匯流排之其他硬體進行通訊用。該匯流排包括的各 別線路,用以攜帶如位址,岔斷,資料,讀取閃控,寫入 -6 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 ir-a. 經濟部智慧財產局員工消費合作社印製 518468
五、發明說明( 閃控’和裝置選擇閃控等資訊。 處理器1〇1作業係藉由程式流中的指令以及藉由岔斷加 (請先閱讀背面之注意事項再填寫本頁) 以控币>1。孩等岔斷可爲所接收來自—匯流排3〇的外部岔斷, 或者於良理器本身以内,例如從該處理器中的—計 產生之内部岔斷。 σ 、斋所 所有岔斷均由岔斷服務單元12服務,該、斷服務單元產 生位址,用以識別與外部和内部岔斷相關聯之記憶體位置 。爲了響應枉何贫斷,Μ12產生—位址,用以識別記憶 體20中對應之岔斷副常式位置。較佳者,該岔斷服務單^ 包含一專屬優先敏感硬體組成,用以產生如一可程式化查 找表或一編碼器之位址,以上兩者皆於技藝中很著名。此 一者令速度最大化,且於較低優先岔斷之前賦能較高優先 岔斷的服務。 暫存器組14包含複數個暫存器,用以包含可更新之記憶 體位址和岔斷副常式所產生的變數。於較佳之具體實施例 中,暫存器組14包括: • 交數暫存态140,141,M2,用以保留各別變數Α〇,Α1 ,Α2 ; - 經濟部智慧財產局員工消費合作社印製 •一私式计數备暫存器143,用以保留記憶體2〇中所存取之 下一指令的一連續更新位址ρς ; •一計數器暫存器144,用以保留一計數,指示待用之數片 段資訊; •一或更多之多用途暫存器(未顯示);以及 •一或更多之資料暫存器(未顯示),用以包含從記憶體20讀 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公f 五 、發明說明( 取或者由算術邏輯單元18所產生之資料。 4/卿馬备16馬像是一定序器或微定序器的一偉结硬歸 組成,用以將讀取&二 更月豆 統 元18挤科/-二目記憶體20之指令轉換成由算術邏輯單 仃的較低階作業碼。該算術邏 硬體組成。 馬~傳 圖2説明順序步_ 執 行,根據本發明的—去、2子’其將由處理器10加以 此例子中所利 V 體實施例而服務複數個岔斷 〗卞〒所利用〈岔斷副常式如下: •-產生資訊副常式,用以產生資訊; 生 之式’用以使用由產生資訊副常式所產 •—更新計數器副常式,用以更新暫存器144中 表單中之欄標頭具有以下意義: -十數。 .符號IR代表一岔斷需求旗標之狀態,其中" 岔斷需求,而,,〇"表示未接收讀需求。 不妾收 •符號ΙΕ代表-岔斷賊能旗標之狀態,其中"… 旗標(亦即,目前賦能岔斷) Υ 5又疋 目前去能㈣)。 “重置此旗標(亦 •:指令號碼,,指示目前由處理器〗。所執 •,,計數”係目前暫存器〗44中之 、二唬瑪 生資訊之片段數。 〜❹1㈣待消耗的已/ •符號Α0和~代表此等變數之目前値 140和141中。 刀別仏存於暫存! 圖3説明示範之副常式,並 、中田^式中所包含的每Κ 本紙張尺度適用中國國豕標準(CNS)A4規格(21〇 X 297公复 J18468 A7 經 濟 部 慧 財 產 局 消 費 合 作 社 印 製 、發明說明(6 ) 由各別之指令號碼前導。 現在將參照圖3描述圖2中所説明之例子。請注意,此例 中,於步驟1之前,假設設定岔斷賦能旗標(IE=1),且 4中计數已初始化爲〇之値,指示沒有資訊等待消耗。 ,—表中,接收一奮斷需求(IR= 1),以產生資訊。處理器 藉由彳之所執行之任何常式切換至岔斷副常式產生資訊, 而響應此需求。 y锻2和j中,處理器重置該盆斷需求旗標,產生資訊, 並將其儲存於記憶體20中,而且執行產生資訊副常式之指 令#1和#2,尤其: •步骤2中,重置岔斷需求旗標(IR=〇),並且執行指令#ι, 吓即設定變數A1之値(於暫存器141中)等於i。(此時,變 數A0之値不確定。) •步驟3中,執行指令#2,亦即呼叫副常式更新計數。 於步驟4至9,該處理器執行所呼叫之更新計數副常式。 尤其: •步驟4中,執行指令#10,亦即推進且去能指令。根據此 指令,該處理器首先藉由將岔斷賦能旗標之目前狀態 (IE叫推進後進先出(LIF〇)堆叠,而加以儲存。如果希望 儲存額外資訊(例如其他旗標之目前狀態),則此時,同 時將額外資訊進入該堆疊。然後處理器重置該岔斷賦能 旗標(ΙΕ=0),藉以去能進—步岔斷,直到完成暫存器144 中計數更新爲止。•步驟5中,藉由設定(暫存器140中)變數A〇之値等於暫存 -9- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公复 (請先閱讀背面之注意事項再填寫本頁) 裝 -ir-a. 518468 A7 B7 五、發明說明( •态144中計數的目前値,亦即♦〇,而執行指令叫。 I ^--- (請先閱讀背面之注意事項再填寫本頁) 步16中’措由計算A〇+A1 = :1之和,並將此和儲存於暫存 器140中,作爲A〇的一新植,而執行指令#12。 •步驟7中’藉由將A〇之新値儲存於暫存器144中,作爲兮 計數的-新俊,亦即計數=1,而執行指令#13。 人 •步驟8中,執行指令#14,亦即復原指令。根據此指令, 處理器將舍斷職能旗標復原成狀態㈣,其中於步驟㈣ 行指令#10時,將該狀態儲存於後進先出(UF⑺堆叠中。 (如果於步驟4中儲存額外資訊,則此時將這類資訊廢除)。 步聲9中,執行指令#15,亦即轉回。根據此指令,該處 理器轉回至前面所執行之副常式,亦即回至產生資訊副 常式。 步驟丨〇中,處理器執行產生資訊副常式中所執行的下一 指令,亦即指令㈡,跳至產生資訊。纟中單純重新開始產 生貧έίΐ副常式。 步驟η和η中,處理器產生資訊,將其儲存於記憶體2〇 中,並執行產生資訊副常式之指令#1和#2。尤其: 經濟部智慧財產局員工消費合作社印製 •步驟11中,藉由將變數A1重新初始化爲丨之値,而執行指 令#1。 •步驟12中,藉由呼叫更新計數副常式,而執行指令#2。 於步I 1 J主17,處理器擔任所呼叫之更新計數副常式的 執行,期間,接收一岔斷需求。尤其: •步骤b中,藉由首先將岔斷賦能旗標之目前狀態(IE=丨)儲 存於後進先出(LIFO)堆叠中,而執行栺令#ι〇 (推進且去 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 518468 A7 、-----§z____ 五、發明說明(8 ) 能指令卜然後重置岔斷賦能旗標(ie=〇),藉以將進—步 岔斷去能,直到完成暫存器144中計數之更新爲止。 111 — — I I Aw « ^ --- (請先閱讀背面之注意事項再填寫本頁) .步驟μ中,藉由設定變_之値等於該計數的目前値, π即Α0=1,而執行指令#1卜 步二15中,猎由計算Α0+Α1=2之和,並將此和儲存於暫 存备140中,作爲Α〇的一新値,而執行指令#12。此步驟 期間’同時接收一岔斷需求,將予以忽略,直到根據指 令#14再度賦能岔斷爲止。 y骤16中,藉由將八〇之新値儲存於暫存器1料中,作爲該 計數的一新値(計數=2),而執行指令#13。 人 步驟17中,籍由將岔斷賦能旗標復原成狀態ie=i,而執 仃扎令#14 ’其中於步驟13,當前次執行指令#10時,將 泫狀悲儲存於後進先出(Lif〇)堆疊。 步驟18中,處理器響應步驟15中所接收之岔斷需求,其 中要求消耗資訊。其係藉由切換至消耗資訊副常式而予以 響應。 步驟19中,該處理器重置岔斷需求旗然後進行 ’肖耗i έίΐ副常式之執行。尤其: 經濟部智慧財產局員工消費合作社印製 •步驟19中,藉由設定變數人〇之値等於該計數的目前値, 亦即Α0=2,而執行指令#4。 •步驟2〇中,藉由從暫存器140讀取Α0之目前値(現在等於 遠计數)’而執行指令#5,亦即測試Α0。 •步驟21中,藉由將Α〇之値與〇相比較,而執行指令扑。如 果Α0 = 0,則指示記憶體2〇中沒有等待消耗之資訊,處理 -11 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 518468 A7 B7 五、發明說明(9 -----------_-裝—— (請先閱讀背面之注意事項再填寫本頁) 态跳回至消耗資訊副常式的開始。然而,此情況下A0 = 2 4曰示σ己憶體中β 2片段貝Λ等待消耗。因此,該處理器 消耗所儲存之最後片段資訊,然後進行此消耗資訊副常 式中的其餘指令,進而決定該計數。 •步驟22中,藉由設定變數ΑΓ之値(於暫存器141中)等於」 ’而執行指令#7。 •步驟23中,藉由呼叫更新計數副常式,而執行指令扑。 步驟24至28中,該處理器擔任所呼叫之更新計數副常式 的執行,期間接收一岔斷需求。尤其: •步驟24中,藉由先儲存後進先出(LIF〇)堆疊中之岔斷賦 能旗標的目前狀態(IE=1)而執行指令#1〇 (推進且去能 岔斷)。然後重置該岔斷賦能旗標(IE = 〇),藉以去能進一 步岔斷,直到完成暫存器144中計數之更新爲止。 ,步驟25中,藉由設定變數八〇之値等於該計數的目前値, 亦即A0 = 2,而執行指令#丨!。於此步驟期間,同時接收 一忍斷需求,將予以忽略,直到根據指令#丨4再度賦能岔 斷爲止。 經濟部智慧財產局員工消費合作社印製 •步驟26中,藉由計算A(HA1=2]爿之和,並將此和儲存 糸ΐ存态140中,作爲A0的一新値,而執行指令#2。 •步驟27中,藉由將Α0之新値儲存於暫存器144中,作爲該 計數的一新値(計數=1),而執行指令#13。 •步128中,藉由將岔斷賦能旗標復原成狀態,而執 行指令#14,其中於步驟24,當前次執行指令#1〇時,將 泫狀怨儲存於後進先出(UFO)堆疊中。 12- 私紙張尺度適财關家標準(CNS)A4規格(210 X 297公^ 518468
經濟部智慧財產局員工消費合作社印製 五、發明說明(1Q ) y喊^ 9中’處理斋響應步驟2 5中所接收之贫斷需求,其 中要求切換至前面運轉的產生資訊副常式。 步驟3〇中,該處理器重置岔斷需求旗標(111二〇),並從記憶 恤k索A0和a 1之値,其中當前面之產生資訊副常式岔斷(亦 即,於步驟1 7,其中A0二2且A 1 = 1)時該値存在。然後執行 轉回指令(栺令#15),使轉回至前面的產生資訊副常式生效 。然後處理器執行產生資訊副常式中的下一接續指令,亦 即指令#3。 ^ y I j 1中,處理器藉由跳至產生資訊副常式之開始,而 執行指令# 3。 步驟32和33中,處理器產生資訊,將其儲存於記憶體2〇 中,並執行產生資訊副常式之指令#1和#2。尤其: •步驟32中,藉由將變數A1初始化爲i之値,而執行指令 # 1 〇 V驟33中,藉由呼叫更新計數副常式,而執行指令#2。 步骤34至38中,處理器再次擔任更新計數副常式之執行 期間接收另一岔斷需求。尤其: 步^^4中,藉由先將岔斷賦能旗標之目前狀態(IE=1)儲存 万、後進先出(LIFO)堆疊中,而執行指令#1〇 (推進且去能 岔斷)。然後重置岔斷賦能旗標(IE = 〇),藉以去能進一步 岔斷,直到完成暫存器144中計數之更新爲止。 步驟35中,藉由設定變數八〇之値等於該計數的目前値, 亦即Α0=ι,而執行指令#11。 步骤36中,藉由計算A〇 + A1=2之和,並將此和儲存於 ►-裝—·-----;訂- (請先閱讀背面之注意事項再填寫本頁) -13- 518468 A7 B7 五、發明說明( 存器140中,作爲A0的一新値,而執行指令#12。 -----------"裝--- (請先閱讀背面之注意事項再填寫本頁) •步驟37中,藉由將A0之新値儲存於暫存器144中,作爲該 計數的一新値(計數=2),而執行指令#13。於此步驟期= ,同時接收-㈣需求,料以忽略,直至^根據指令#14 再次賦能岔'斷爲止。 •步驟38中,藉由將錢賦能旗標復原成狀態ie=i,而執 行指令#14,其中於步骤34,當前次執行指令㈣時,將 該狀態儲存於後進先出(LIFO)堆疊中。 步驟39中,該處理器響應步驟37中所接收之岔斷需求, 其中要求切換至前面運轉之消耗資訊副常式。 步驟40中,該處理器重置岔斷需求旗標(IR切),並從記憶 體檢索A0和A1之値,當前面之消耗資訊副常式岔斷時該値 存在(亦即,於步驟28中,AOMiAb-i)。然後執行轉回指 令(指令# 15),使轉回至前面之消耗資訊副常式生效。然後 ,該處理器執行消耗資訊副常式中的下一接續指令(亦即指 令#8之後,於步驟23中所執行的指令)。 步驟4 1中’該處理器藉由跳至此副常式之開始,而執行 消耗資訊副常式中的下一接續指令,亦即指令# 9。 經濟部智慧財產局員工消費合作社印製 步骤4 1之後’該處理器將以類似方式繼續作業。圖2中所 示之示範步驟用以展示:根據本發明的一具體實施例,如 何以一單純方式,、使用少數指令,藉由儲存最少資訊,且 不需特定硬體,可有效完成服務岔斷。 請注意’以上所述灰圖2中所說明之、順序係一示範的具體 實施例,僅供輔助了解本發明。其差非限制本發明之範圍 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 518468 A7 B7 五、發明說明(12 ) °例如,僅利用一單一位元碼作爲岔斷需求狀態(IR)、和岔斷 賦邊狀態(IE)用。然而,如技藝中非常著名的,某些處理器 可同時間響應多重指令需求,以及追蹤多重岔斷賦能狀態 。本發明例如藉由分別使用多重位元碼作爲IR和IE,等於 可服務這類多重需求,以及追蹤這類多重狀態。因此,本 發明不限於使用例子中所揭露之三個示範副常式(亦即,產 生ί Λ,消耗資訊,更新計數),而可應用於 < 成爲巢套以 響應岔斷需求之多種常式和副常式中。 -----------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂·· 經濟部智慧財產局員工消費合作社印製 ——— 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297 ^7
Claims (1)
- 518468 :>Wi a 第089116580號專利申請案 中文申請專利範圍修正太 六、申請專利範圍 i.-種用以服務一處理器其作業中之岔斷的方法,該處理 器具有執行巢套副常式以響應所要求之岔斷的功能,該 方法包含: a.提供-指示器⑽,代表一目前岔斷賦能狀態; b·儲存包含該指示器之狀態資料; c·將目前岔斷賦能狀態放置於一去能狀態; d.至少開始執行由所要求之岔斷指定的一動作; e·於接受另一岔斷需求之前·· i·從所儲存的狀態資料讀取該指示器(IE); =將目前岔斷賦能狀態放置^由該指示器所指示的 狀態。 2. 如申請專利範圍第旧之方法,其中該狀態資料僅由該指 示器組成。 3. 如申請專利範圍第Η之方法,其中該狀態資料係藉由將 二進:後進先出(LIF0)堆叠’予以儲存,而且該指示 焱係精由將該資料從該堆疊推出,予以讀取。 刖 4. 如申請專利第i項之方法,其中該處貝理器可旧寺間接 收複數個岔斷之需求’該指示器代表每一岔斷的一目 岔斷賦能狀態。 之 5. 如申請專利範圍第!項之方法,為了產生及消耗所儲存 資訊’該方法包含⑷之下’於接受另一岔斷需求之前 更新待消耗資訊的一計數。 於 6. 如:請專利範圍第之方法,將目前㈣狀態器 狀態指示器之I態包含廢除剩餘的狀態資料。 本紙張尺度適财s s家標準(CNS) A4祕(21GX297公董) 518468 2Λ H正充1#補 8 8 8 8 A B c D 々、申請專利範圍 7. —種處理器,具有執行巢套副常式以響應所要求之岔斷 的功能,該處理器包含有: 一岔斷服務單元(12), 一暫存器組(14), 一指令解碼器(16),以及 一算術邏輯單元(18), 該處理器規劃成藉由下列步驟而服務該岔斷: a. 提供一指示器(IE),代表一目前岔斷賦能狀態; b. 儲存包含該指示器之狀態資料; c. 將目前岔斷賦能狀態放置於一去能狀態; d. 至少開始執行由所要求之岔斷指定的一動作; e. 於接受另一岔斷需求之前: i. 從所儲存的狀態資料讀取該指示器(IE); ii. 將目前岔斷賦能狀態放置於由該指示器所指示的 狀態。 8. 如申請專利範圍第7項之處理器,其中該狀態資料僅由該 指示器組成。 9. 如申請專利範圍第7項之處理器,其中該狀態資料係藉由 將其推進一後進先出(LIFO)堆疊,予以儲存,而且該指 示器係藉由將該資料從該堆疊推出,予以讀取。 10. 如申請專利範圍第7項之處理器,其中該處理器可同時間 接收複數個岔斷之需求,該指示器代表每一該岔斷的一 目前岔斷賦能狀態。 11. 如申請專利範圍第7項之處理器,其規劃成於接受另一岔 本紙張尺度適用中國國家標準(CNS) A4規格(210 χ 297公釐) 8 8 8 8 A B c D25Λ 10.年 518468 六、申請專利範圍 斷需求之前,從所儲存的狀態資料讀取該指示器(IE)。 12. 如申請專利範圍第11項之處理器,其中該狀態資料僅由 該指示器組成。 13。 如申請專利範圍第7項之處理器,將目前岔斷賦能狀態放 置於由該指示器所指示之狀態包含廢除剩餘的狀態資料。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/377,358 US6493781B1 (en) | 1999-08-19 | 1999-08-19 | Servicing of interrupts with stored and restored flags |
Publications (1)
Publication Number | Publication Date |
---|---|
TW518468B true TW518468B (en) | 2003-01-21 |
Family
ID=23488795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089116580A TW518468B (en) | 1999-08-19 | 2000-08-17 | Servicing of interrupts with stored and restored flags |
Country Status (7)
Country | Link |
---|---|
US (1) | US6493781B1 (zh) |
EP (1) | EP1127320A1 (zh) |
JP (1) | JP2003507815A (zh) |
KR (1) | KR100817947B1 (zh) |
CN (1) | CN1184571C (zh) |
TW (1) | TW518468B (zh) |
WO (1) | WO2001014977A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001256062A (ja) * | 2000-03-09 | 2001-09-21 | Omron Corp | 割込処理方法およびその方法を用いた演算処理装置 |
US6971095B2 (en) * | 2000-05-17 | 2005-11-29 | Fujitsu Limited | Automatic firmware version upgrade system |
US7007119B2 (en) * | 2001-09-28 | 2006-02-28 | Intel Corporation | System and method for supporting split transactions on a bus |
US20060090032A1 (en) * | 2004-10-22 | 2006-04-27 | Broadcom Corporation | Method and computer program product of obtaining temporary conventional memory usage in BIOS |
JP2006309508A (ja) * | 2005-04-28 | 2006-11-09 | Oki Electric Ind Co Ltd | スタック制御装置およびその方法 |
CN100369028C (zh) * | 2005-06-15 | 2008-02-13 | 威盛电子股份有限公司 | 读取数据的装置及方法 |
CN100419689C (zh) * | 2006-12-05 | 2008-09-17 | 北京中星微电子有限公司 | 中断处理方法及装置 |
GB2461851A (en) * | 2008-07-10 | 2010-01-20 | Cambridge Consultants | Processor, which stores interrupt enable flags in a location used for other functions |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4930068A (en) * | 1986-11-07 | 1990-05-29 | Nec Corporation | Data processor having different interrupt processing modes |
US5161228A (en) | 1988-03-02 | 1992-11-03 | Ricoh Company, Ltd. | System with selectively exclusionary enablement for plural indirect address type interrupt control circuit |
JPH02190937A (ja) | 1989-01-19 | 1990-07-26 | Sanyo Electric Co Ltd | マイクロコンピュータの割り込み回路 |
US5115506A (en) | 1990-01-05 | 1992-05-19 | Motorola, Inc. | Method and apparatus for preventing recursion jeopardy |
JPH0743653B2 (ja) * | 1990-07-25 | 1995-05-15 | 株式会社東芝 | 割込みコントローラ |
JPH04306735A (ja) | 1991-04-04 | 1992-10-29 | Toshiba Corp | 非同期割込み禁止機構 |
US5542076A (en) * | 1991-06-14 | 1996-07-30 | Digital Equipment Corporation | Method and apparatus for adaptive interrupt servicing in data processing system |
EP0547240B1 (en) * | 1991-07-08 | 2000-01-12 | Seiko Epson Corporation | Risc microprocessor architecture implementing fast trap and exception state |
JPH05233318A (ja) * | 1992-02-18 | 1993-09-10 | Nec Corp | マイクロプロセッサ |
JP3678759B2 (ja) * | 1992-07-21 | 2005-08-03 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 割込を発生するための装置および割込を発生するための方法 |
JPH06161779A (ja) * | 1992-11-17 | 1994-06-10 | Fujitsu Ltd | データ処理装置の割込み制御方式 |
JP3242508B2 (ja) | 1993-11-05 | 2001-12-25 | 松下電器産業株式会社 | マイクロコンピュータ |
JPH07262152A (ja) * | 1994-03-24 | 1995-10-13 | Hitachi Ltd | コンピュータシステム |
EP0788057B1 (en) * | 1996-01-31 | 2003-05-02 | Compaq Computer Corporation | Computer system with controllerless modem |
US5944816A (en) | 1996-05-17 | 1999-08-31 | Advanced Micro Devices, Inc. | Microprocessor configured to execute multiple threads including interrupt service routines |
US5944809A (en) | 1996-08-20 | 1999-08-31 | Compaq Computer Corporation | Method and apparatus for distributing interrupts in a symmetric multiprocessor system |
KR19980075754A (ko) * | 1997-04-01 | 1998-11-16 | 윤종용 | 인터럽트처리 표시기능을 갖는 컴퓨터 및 그 처리방법 |
US6061787A (en) * | 1998-02-02 | 2000-05-09 | Texas Instruments Incorporated | Interrupt branch address formed by concatenation of base address and bits corresponding to highest priority interrupt asserted and enabled |
US6212593B1 (en) * | 1998-06-01 | 2001-04-03 | Advanced Micro Devices, Inc. | Method and apparatus for generating interrupts on a buffer by buffer basis in buffer descriptor ring direct memory access system |
US6112274A (en) * | 1998-06-17 | 2000-08-29 | Intel Corporation | Method and apparatus for processing more than one interrupts without reinitializing the interrupt handler program |
-
1999
- 1999-08-19 US US09/377,358 patent/US6493781B1/en not_active Expired - Lifetime
-
2000
- 2000-07-31 CN CNB008017344A patent/CN1184571C/zh not_active Expired - Lifetime
- 2000-07-31 JP JP2001519271A patent/JP2003507815A/ja not_active Withdrawn
- 2000-07-31 KR KR1020017004846A patent/KR100817947B1/ko active IP Right Grant
- 2000-07-31 EP EP00953128A patent/EP1127320A1/en not_active Ceased
- 2000-07-31 WO PCT/EP2000/007402 patent/WO2001014977A1/en not_active Application Discontinuation
- 2000-08-17 TW TW089116580A patent/TW518468B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1127320A1 (en) | 2001-08-29 |
WO2001014977A1 (en) | 2001-03-01 |
CN1320243A (zh) | 2001-10-31 |
KR20010080223A (ko) | 2001-08-22 |
US6493781B1 (en) | 2002-12-10 |
JP2003507815A (ja) | 2003-02-25 |
KR100817947B1 (ko) | 2008-03-31 |
CN1184571C (zh) | 2005-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW424179B (en) | Enhanced error handling for I/O load/store operations to a pci device via bad parity or zero byte enables | |
TW470885B (en) | Apparatus and method for emulating an I/O instruction for the correct processor and for servicing software SMI's in a multi-processor environment | |
TW518468B (en) | Servicing of interrupts with stored and restored flags | |
US20170017485A1 (en) | System and method for updating firmware in real-time | |
GB1588929A (en) | Priority vectored interrupt using direct memory access | |
TW400469B (en) | Device capable of fixing programs in embedded microprocessor | |
US7421431B2 (en) | Providing access to system management information | |
JP3676882B2 (ja) | マイクロプロセッサ及びその周辺装置 | |
US4348722A (en) | Bus error recognition for microprogrammed data processor | |
US4670835A (en) | Distributed control store word architecture | |
TW434484B (en) | Apparatus and method for generating an interrupt prohibited zone in pipelined data processors | |
TW509874B (en) | Interrupt control system | |
EP0285634A1 (en) | METHOD FOR EXECUTING TWO ORDERS IN A PRE-DETERMINED ORDER. | |
US11556345B2 (en) | Detecting and recovering lost adjunct processor messages | |
TW448361B (en) | Data switching system and method using bandwidth management unit to reduce data traffic | |
TW518512B (en) | Object oriented processing with dedicated pointer memories | |
US5675776A (en) | Data processor using FIFO memories for routing operations to parallel operational units | |
TW388818B (en) | Method and system for single cycle direct execution of floating-point status and control register instructions | |
US11593208B1 (en) | Managing machine failure | |
JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
JP2702943B2 (ja) | 半導体記憶装置 | |
JPS5873099A (ja) | デ−タ処理装置 | |
TW521208B (en) | Data-processing arrangement including an interrupt generator | |
TW399176B (en) | Microprocessor access control unit upon fetching address queue | |
JPS6123245A (ja) | 擬似故障発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |