JPS6123245A - 擬似故障発生装置 - Google Patents
擬似故障発生装置Info
- Publication number
- JPS6123245A JPS6123245A JP59143582A JP14358284A JPS6123245A JP S6123245 A JPS6123245 A JP S6123245A JP 59143582 A JP59143582 A JP 59143582A JP 14358284 A JP14358284 A JP 14358284A JP S6123245 A JPS6123245 A JP S6123245A
- Authority
- JP
- Japan
- Prior art keywords
- pseudo
- fault
- signal line
- artificial fault
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は情報処理システムにおける擬似障害発生装置に
関する。
関する。
従来、情報処理システム（：おけるこの種の擬似故障発
生装置は、第１の処理装・置、例えば中央処理装置内に
設けられたエラーインディケータフリップフロップ（以
下、ＥＩＦと略す）のうち任意のＫＩＦを指定して、゛
このＥＩＦをオンにする手段を設けるとともに、第１の
処理装置に接続された主記憶装置上の擬似故障挿入命令
を実行した時に、前記の指定されたＥＩＦがオンになる
ことを有効にすることにより擬似故障を発生させていた
。
生装置は、第１の処理装・置、例えば中央処理装置内に
設けられたエラーインディケータフリップフロップ（以
下、ＥＩＦと略す）のうち任意のＫＩＦを指定して、゛
このＥＩＦをオンにする手段を設けるとともに、第１の
処理装置に接続された主記憶装置上の擬似故障挿入命令
を実行した時に、前記の指定されたＥＩＦがオンになる
ことを有効にすることにより擬似故障を発生させていた
。
したがって、従来の擬似故障発生装置は、ＩＩＦを直接
オンにする手段のため（ニア１−ドクエアが増加すると
いう欠点と、第１の処理装置上で業務プログラムと同時
に擬似故障挿入プログラムを実行する必要があるため、
実際の業務中と環境が異なり、かつ擬似故障挿入命令直
後にエラーが発生するので、エラー処理の評価が十分：
二行％Ｉ）Ｃ二（Ｊ、）という欠点があった。
オンにする手段のため（ニア１−ドクエアが増加すると
いう欠点と、第１の処理装置上で業務プログラムと同時
に擬似故障挿入プログラムを実行する必要があるため、
実際の業務中と環境が異なり、かつ擬似故障挿入命令直
後にエラーが発生するので、エラー処理の評価が十分：
二行％Ｉ）Ｃ二（Ｊ、）という欠点があった。
本発明の目的は、ノ１−ドウエアの増加を抑え、かつ業
務プログラム実行中と同じ環境下で指定のタイミングで
指定の擬似故障を発生させることかで身る擬似故障発生
装置を提供すること（；ある。
務プログラム実行中と同じ環境下で指定のタイミングで
指定の擬似故障を発生させることかで身る擬似故障発生
装置を提供すること（；ある。
本発明は、第１の処理装置内で検出される擬似故障を集
中して登録する擬似故障登録機構ならびに指定された命
令数実行後の次の命令内の指定されたステージ数日のス
テージ実行時に指定の擬似故障を該擬似故障登録機構に
登録する擬似故障内容登録手段を第１の処理装置（＝設
け、擬似故障挿入情報を格納する記憶装置、該擬似故障
挿入情報を読出す読出手段、ならびに該擬似故障挿入情
報に含まれる命令数とステージ数と擬似故障内容とを前
記第１の処理装置に通知する通知手段を有する第２の処
理装置を備えることにより、八−゛ドクエアの増加を抑
え、かつ業務プログラムを実行しない第２の処理装置に
て擬似故障挿入プログラムを実行し、指定のタイミング
で指定の擬似故障を第１の処理装置に発生させるように
したものである。
中して登録する擬似故障登録機構ならびに指定された命
令数実行後の次の命令内の指定されたステージ数日のス
テージ実行時に指定の擬似故障を該擬似故障登録機構に
登録する擬似故障内容登録手段を第１の処理装置（＝設
け、擬似故障挿入情報を格納する記憶装置、該擬似故障
挿入情報を読出す読出手段、ならびに該擬似故障挿入情
報に含まれる命令数とステージ数と擬似故障内容とを前
記第１の処理装置に通知する通知手段を有する第２の処
理装置を備えることにより、八−゛ドクエアの増加を抑
え、かつ業務プログラムを実行しない第２の処理装置に
て擬似故障挿入プログラムを実行し、指定のタイミング
で指定の擬似故障を第１の処理装置に発生させるように
したものである。
第１図は本発明の一実施例に係る擬似故障発生装置を有
する情′報処理システムの概略ブロック図である。
する情′報処理システムの概略ブロック図である。
第２の処理装置であるサービスプロセッサ２は処理部２
１と、擬似故障挿入プログラム２２１を記憶した記憶部
２２から構成され、擬似故障挿入プログラム２２１内の
擬似故障挿入命令の情報は擬似故障挿入命令読出信号線
２２２を通して不図示の擬似故障挿入命令情報読出回路
により処理部２１内に読出される。この処理部２１ζ二
より読出された情報内に含まれている擬似故障登録情報
、実行命令数カウント値、ステージ数カウント値はそれ
ぞれ擬似障害内容登録信号線９２、実行命令数登録信号
線９６、ステージ登録信号Ｊｊ１９４を通して第１の処
理装置である中央処理装置１に通知される。さらＣ二、
イネーブル信号線９１を通しである。擬似故障内容登録
Ｉジスタロ、実行命令数カウィト部５、ステージ数カク
ント部乙には処理部２１により読出された情報内に含ま
れている擬似故障登録情報、実行命令数カウント値、ス
テージ数カ９７本値が擬似障害内容登録信号線９２、実
行命令数登録信号線９６、ステージ登録信号線９４を通
してそれぞれ設定される。命令実行部４では命令の実行
が行なわれ、実行が終了すると信号線４１１が論理“１
ｎとなり減算器５１が作動を開始する。実行命令数カウ
ント部５はイネーブル信号線９１のイネーブル信号がオ
ンになることにより動作を開始し、その出力は信号線５
１１を通して減算器５１に入力され“−１″減算されて
信号線５１２を通して再入力される。実行命令数カウン
ト部５の出力信号線５１６，５１４はその内容が“０”
になると論理“１”となる。ステージ数゛カウント部６
はイネーブル信号線９１のイネーブル信号がオンになる
ことにより動作を開始し、その出力は信号線６１１を通
して減算器６１に入力され“−１”減算されて信号線６
“１２を通して再入力される。論理積回路６２の出力は
、ステージ開始信号線６２１と実行命令数カウント部５
の出力信号線５１４が共に論理″１”になることにより
論理“１″になり、減算器６１の動作を開始させる。論
理積回路６６の出力信号線６６１は、実行命令数カウン
ト部５とステージ数カウント部６の内容が“Ｏ”になり
信号線５１６と信号線６１６が共ζ二輪理“１″になる
ことにより論理“１”となる。デコーダ６１はイネーブ
ル信号線９１のイネーブル信号がオンになることにより
動作を開始し、擬似故障内容登録レジスタ６内の擬似故
障内容をデコードする。
１と、擬似故障挿入プログラム２２１を記憶した記憶部
２２から構成され、擬似故障挿入プログラム２２１内の
擬似故障挿入命令の情報は擬似故障挿入命令読出信号線
２２２を通して不図示の擬似故障挿入命令情報読出回路
により処理部２１内に読出される。この処理部２１ζ二
より読出された情報内に含まれている擬似故障登録情報
、実行命令数カウント値、ステージ数カウント値はそれ
ぞれ擬似障害内容登録信号線９２、実行命令数登録信号
線９６、ステージ登録信号Ｊｊ１９４を通して第１の処
理装置である中央処理装置１に通知される。さらＣ二、
イネーブル信号線９１を通しである。擬似故障内容登録
Ｉジスタロ、実行命令数カウィト部５、ステージ数カク
ント部乙には処理部２１により読出された情報内に含ま
れている擬似故障登録情報、実行命令数カウント値、ス
テージ数カ９７本値が擬似障害内容登録信号線９２、実
行命令数登録信号線９６、ステージ登録信号線９４を通
してそれぞれ設定される。命令実行部４では命令の実行
が行なわれ、実行が終了すると信号線４１１が論理“１
ｎとなり減算器５１が作動を開始する。実行命令数カウ
ント部５はイネーブル信号線９１のイネーブル信号がオ
ンになることにより動作を開始し、その出力は信号線５
１１を通して減算器５１に入力され“−１″減算されて
信号線５１２を通して再入力される。実行命令数カウン
ト部５の出力信号線５１６，５１４はその内容が“０”
になると論理“１”となる。ステージ数゛カウント部６
はイネーブル信号線９１のイネーブル信号がオンになる
ことにより動作を開始し、その出力は信号線６１１を通
して減算器６１に入力され“−１”減算されて信号線６
“１２を通して再入力される。論理積回路６２の出力は
、ステージ開始信号線６２１と実行命令数カウント部５
の出力信号線５１４が共に論理″１”になることにより
論理“１″になり、減算器６１の動作を開始させる。論
理積回路６６の出力信号線６６１は、実行命令数カウン
ト部５とステージ数カウント部６の内容が“Ｏ”になり
信号線５１６と信号線６１６が共ζ二輪理“１″になる
ことにより論理“１”となる。デコーダ６１はイネーブ
ル信号線９１のイネーブル信号がオンになることにより
動作を開始し、擬似故障内容登録レジスタ６内の擬似故
障内容をデコードする。
デコード結果は、信号線６１１〜３１ｎ、論理積回路７
１１〜７１ｎ１論理和回路７６１〜７５ｎを通してエラ
−ステータスレジスタ７Ｌ二人力される。論理和回路７
２１〜７２ｎはエラーチェック回路の出力であるＥＩＦ
を入力するも、のであり、論理和回路７２１〜７２Ｈの
出力が論理和回路７６１〜７３Ｈの入力となっているこ
とにより、擬似故障内容登録レジスタ６の内容は実際の
故障を擬似することができる。エラーステータスレジス
タ７の出力は論理和回路８１に入力されることにより、
ピット′Ｅ１〜Ｅｎのうち少なくとも１つがオン、即ち
擬似故障設定がなされていれば論理和回路８１の出力は
論理“１″となり、エラー処理部８に入力され、エラー
処理部８が起動される。エラー処理部８は信号線８１１
を介してエラーステータスレジスタ７のピッ） Ｅｌ〜
ＥＩＩの内容を読出し、Ｅ１〜ＥＩＩのうちどのビット
がオンかを分析して、エラー処理を行う。
１１〜７１ｎ１論理和回路７６１〜７５ｎを通してエラ
−ステータスレジスタ７Ｌ二人力される。論理和回路７
２１〜７２ｎはエラーチェック回路の出力であるＥＩＦ
を入力するも、のであり、論理和回路７２１〜７２Ｈの
出力が論理和回路７６１〜７３Ｈの入力となっているこ
とにより、擬似故障内容登録レジスタ６の内容は実際の
故障を擬似することができる。エラーステータスレジス
タ７の出力は論理和回路８１に入力されることにより、
ピット′Ｅ１〜Ｅｎのうち少なくとも１つがオン、即ち
擬似故障設定がなされていれば論理和回路８１の出力は
論理“１″となり、エラー処理部８に入力され、エラー
処理部８が起動される。エラー処理部８は信号線８１１
を介してエラーステータスレジスタ７のピッ） Ｅｌ〜
ＥＩＩの内容を読出し、Ｅ１〜ＥＩＩのうちどのビット
がオンかを分析して、エラー処理を行う。
次に、本実施例の動作例を第６図のタイムチャートを参
照しながら説明する。
照しながら説明する。
今、第３図で示す通常の命令■２内のステージＣ２４の
実行開始時点で擬似故障発生を行う場合について説明す
る。中央処理装置１上で第３図で示す通常の命令Ｉｌ−
を実行中に、サービスプロセッサ２内の処理部２１で記
憶部２２上の擬似故障挿入プログラム２２１内の不図示
の擬似故障挿入命令を実行した時、処理部２１内の不図
示の命令デコーダが擬似故障挿入命令であることを認識
し、擬似故障挿入命令の情報を擬似故障挿入命令情報読
出信号線２２２を通して不図示の擬似故障挿入命令情報
読出回路により処理部２１に読出す。この情報を読出し
た処理部２１は読出した情報内に含まれている擬似故障
登録情報と実行命令喚カウント値“１”とステージ数カ
ウント値“４”を取出し、各々擬似故障内容登録信号線
９２と実行命令数登録信号線９６とステージ数登録信号
線９４を通して、各々擬似故障内容登録レジスタ３と実
行命令数カウント部５とステージ数カラント部６ζ二設
定する。その後、第６図に示すようにイネーブル信号を
オンにし、これをイネーブル信号送出線９１を通して中
央処理装置１に送出する。このイネーブル信号のオンに
よりデコーダ６１と実行命令数カクント部５とステージ
数カウント部６が動作を開始する。
実行開始時点で擬似故障発生を行う場合について説明す
る。中央処理装置１上で第３図で示す通常の命令Ｉｌ−
を実行中に、サービスプロセッサ２内の処理部２１で記
憶部２２上の擬似故障挿入プログラム２２１内の不図示
の擬似故障挿入命令を実行した時、処理部２１内の不図
示の命令デコーダが擬似故障挿入命令であることを認識
し、擬似故障挿入命令の情報を擬似故障挿入命令情報読
出信号線２２２を通して不図示の擬似故障挿入命令情報
読出回路により処理部２１に読出す。この情報を読出し
た処理部２１は読出した情報内に含まれている擬似故障
登録情報と実行命令喚カウント値“１”とステージ数カ
ウント値“４”を取出し、各々擬似故障内容登録信号線
９２と実行命令数登録信号線９６とステージ数登録信号
線９４を通して、各々擬似故障内容登録レジスタ３と実
行命令数カウント部５とステージ数カラント部６ζ二設
定する。その後、第６図に示すようにイネーブル信号を
オンにし、これをイネーブル信号送出線９１を通して中
央処理装置１に送出する。このイネーブル信号のオンに
よりデコーダ６１と実行命令数カクント部５とステージ
数カウント部６が動作を開始する。
次に、命令実行部４で実行中の、第３図に示す通常の命
令工ｌのステージ肖２終了時点で信号線４１１の出力が
論理“１”となり、減算器５１が動作を開始する。前記
命令工１のステージＣ１ｍ実行後は実行命令数カクント
部５の内容は減算器５１により減算され、“０”となる
。この後、第３図に示す命令工２の実行を開始するとス
テージ開始信号線６２１は論理“１”となる。また、実
行命令数カウント部５の出力信号線５１４は実行命令数
カウント部５の内容が“０″になることにより論理“１
”となる。ステージ開始信号線６２１と信号線５１４は
共に論理“１”であるので、論理積回路６にの出力は論
理“１″となり、出力信号線６２２を通して減算器６１
に入力され、減算器６１は動作を開始する。
令工ｌのステージ肖２終了時点で信号線４１１の出力が
論理“１”となり、減算器５１が動作を開始する。前記
命令工１のステージＣ１ｍ実行後は実行命令数カクント
部５の内容は減算器５１により減算され、“０”となる
。この後、第３図に示す命令工２の実行を開始するとス
テージ開始信号線６２１は論理“１”となる。また、実
行命令数カウント部５の出力信号線５１４は実行命令数
カウント部５の内容が“０″になることにより論理“１
”となる。ステージ開始信号線６２１と信号線５１４は
共に論理“１”であるので、論理積回路６にの出力は論
理“１″となり、出力信号線６２２を通して減算器６１
に入力され、減算器６１は動作を開始する。
従って、第６図に示す命令Ｉ２のステージＣｗｔ開始時
点ではステージ数カクント部乙の内容は減算器６１によ
り減算され、′３”となる。同様に、ステージＣｏの実
行開始時点にはステージ数カウント部６の内容は“２”
となる。さらに、ステージＣ。
点ではステージ数カクント部乙の内容は減算器６１によ
り減算され、′３”となる。同様に、ステージＣｏの実
行開始時点にはステージ数カウント部６の内容は“２”
となる。さらに、ステージＣ。
の実行開始時にはステージ数カウント部６の内容は“１
”となり、ステージＣ２４の実行開始時にはステージ数
カウント部６の内容は“０”となる。
”となり、ステージＣ２４の実行開始時にはステージ数
カウント部６の内容は“０”となる。
このように、ステージＣｕの実行開始時に、実行命令数
カウント部５とステージ数カウント部６の内容が“０″
になったことにより、信号線５１６と信号線６１６は共
に論理°“１”となり、論理積回路６６と信号線６６１
な介して、論理積回路７１１〜７１ｒｌには論理“１”
が入力される。一方、デコーダ６１でデコードされた擬
似故障内容登録レジスタ６の内容は信号線６１１〜３１
ｎ、論理積回路７１１〜７１ｎ１論理和回路７６１〜７
３ｎを経て、エラーステータスレジスタ７に入力される
。
カウント部５とステージ数カウント部６の内容が“０″
になったことにより、信号線５１６と信号線６１６は共
に論理°“１”となり、論理積回路６６と信号線６６１
な介して、論理積回路７１１〜７１ｒｌには論理“１”
が入力される。一方、デコーダ６１でデコードされた擬
似故障内容登録レジスタ６の内容は信号線６１１〜３１
ｎ、論理積回路７１１〜７１ｎ１論理和回路７６１〜７
３ｎを経て、エラーステータスレジスタ７に入力される
。
そして、前述したようにエラー処理部８でエラー処理が
行なわれる。
行なわれる。
なお、論理積回路６３の出力が論理“１”となった時、
デコーダ３１と実行命令数カウント部５とステージ数カ
ウント部６へのイネーブル信号線９１をオフＩニするこ
とにより、次の擬似故障挿入命令が実行されるまで擬似
故障の発生を抑止することで、擬似故障発生後の擾乱を
防ぐことができる。
デコーダ３１と実行命令数カウント部５とステージ数カ
ウント部６へのイネーブル信号線９１をオフＩニするこ
とにより、次の擬似故障挿入命令が実行されるまで擬似
故障の発生を抑止することで、擬似故障発生後の擾乱を
防ぐことができる。
本発明は、以上説明したように、擬似故障内容登録手段
（擬似数−７−レジスタ、実行命令数カウント部、ステ
ージ数カウント部等）と擬似故障登録機構（エラーステ
ータスレジスタ）を第１の処理装置に設け、また業務プ
ログラムを実行しない第２の処理装置から擬似故障内容
と実行命苓数とステージ数を設定可能とすることにより
、ハーグにて発生させることができる。
（擬似数−７−レジスタ、実行命令数カウント部、ステ
ージ数カウント部等）と擬似故障登録機構（エラーステ
ータスレジスタ）を第１の処理装置に設け、また業務プ
ログラムを実行しない第２の処理装置から擬似故障内容
と実行命苓数とステージ数を設定可能とすることにより
、ハーグにて発生させることができる。
第１図は本発明の一実施例に係る擬似故障発生図は本発
明の実施例の動作例を示すタイムチャートである。 １・・・中央処理装置、 ２・・・サービスプロセッサ、 ６・・・擬似故障内容登録レジスタ、 ４・・・命令実行部、 ５・・・実行命令数カウント部、 ６・・・ステージ数カウント部、 ７・°°エラーステータスレジスタ、 ８・・・エラー処理部、 ２１・・・処理部、 ２２・・・記憶部、 ６１・・・デコーダ、 ５１、６１・・・減算器、 ６２．６６．７１１〜７１１・・・論理積回路、８１．
７２１〜７２ｎ、７３１〜７６ｎ・・・論理和回路、９
１・・・イネーブル信号線、 ９２・・・擬似故障内容登録信号線、 ９６・・・実行命令数登録信号線、 ９４・・・ステージ数登録信号線、 ２２１・・・擬似故障挿入プログラム、２２２・・・擬
似故障挿入命令情報読出信号線、３１１〜６１ｎ、 ４
１１．５１１〜５１４．６１１〜６１３．６２１゜６２
２、６５１．８１１・・・信号線。
明の実施例の動作例を示すタイムチャートである。 １・・・中央処理装置、 ２・・・サービスプロセッサ、 ６・・・擬似故障内容登録レジスタ、 ４・・・命令実行部、 ５・・・実行命令数カウント部、 ６・・・ステージ数カウント部、 ７・°°エラーステータスレジスタ、 ８・・・エラー処理部、 ２１・・・処理部、 ２２・・・記憶部、 ６１・・・デコーダ、 ５１、６１・・・減算器、 ６２．６６．７１１〜７１１・・・論理積回路、８１．
７２１〜７２ｎ、７３１〜７６ｎ・・・論理和回路、９
１・・・イネーブル信号線、 ９２・・・擬似故障内容登録信号線、 ９６・・・実行命令数登録信号線、 ９４・・・ステージ数登録信号線、 ２２１・・・擬似故障挿入プログラム、２２２・・・擬
似故障挿入命令情報読出信号線、３１１〜６１ｎ、 ４
１１．５１１〜５１４．６１１〜６１３．６２１゜６２
２、６５１．８１１・・・信号線。
Claims (1)
- 【特許請求の範囲】 第１の処理装置に設けられ、第１の処理装置内で検出さ
れる擬似故障を集中して登録する擬似故障登録機構なら
びに指定された命令数実行後の次の命令内の指定された
ステージ数目のステージ実行時に指定の擬似故障を該擬
似故障登録機構に登録する擬似故障内容登録手段と、 擬似故障挿入情報を格納する記憶装置、該擬似故障挿入
情報を読出す読出手段、ならびに読出した該擬似故障挿
入情報に含まれる命令数とステージ数と擬似故障内容と
を前記第１の処理装置に通知する通知手段を有する第２
の処理装置とを備えることを特徴とする擬似故障発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59143582A JPS6123245A (ja) | 1984-07-11 | 1984-07-11 | 擬似故障発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59143582A JPS6123245A (ja) | 1984-07-11 | 1984-07-11 | 擬似故障発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6123245A true JPS6123245A (ja) | 1986-01-31 |
Family
ID=15342085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59143582A Pending JPS6123245A (ja) | 1984-07-11 | 1984-07-11 | 擬似故障発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123245A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918486A (en) * | 1988-05-10 | 1990-04-17 | Fuji Photo Film Co. Ltd. | Thermal developing and transferring apparatus |
| US5087938A (en) * | 1988-06-03 | 1992-02-11 | Fuji Photo Film Co., Ltd. | Image recording apparatus |
-
1984
- 1984-07-11 JP JP59143582A patent/JPS6123245A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918486A (en) * | 1988-05-10 | 1990-04-17 | Fuji Photo Film Co. Ltd. | Thermal developing and transferring apparatus |
| US5087938A (en) * | 1988-06-03 | 1992-02-11 | Fuji Photo Film Co., Ltd. | Image recording apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860007589A (ko) | 데이터 처리장치 | |
| JPS6123245A (ja) | 擬似故障発生装置 | |
| JP2671160B2 (ja) | 例外処理方式 | |
| JPS60129837A (ja) | 信号処理演算プロセツサ | |
| JPS5922142A (ja) | デ−タ処理装置 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| JPH0213334B2 (ja) | ||
| JPH0916399A (ja) | 計算機 | |
| JPS6148740B2 (ja) | ||
| JPS63204329A (ja) | パイプライン処理型情報処理装置 | |
| JP2866143B2 (ja) | 動的パイプライン処理装置 | |
| JPH0656588B2 (ja) | データ処理装置の試験方法 | |
| JPS6012656B2 (ja) | リトライ制御方式 | |
| JPS6286441A (ja) | デ−タトレ−ス方式 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JPS6149695B2 (ja) | ||
| JPS59103158A (ja) | デイジタル信号処理プログラムデバツグ方式 | |
| JPS58215779A (ja) | デ−タ処理装置 | |
| JPS5945565A (ja) | マイクロプログラム制御方式 | |
| JPH0424836A (ja) | マイクロプロセッサ | |
| JPH0333940A (ja) | 評価用マイクロプロセッサ | |
| JPH0519745B2 (ja) | ||
| JPH03296832A (ja) | マイクロプロセッサ | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPS6326416B2 (ja) |