JPS6148740B2 - - Google Patents
Info
- Publication number
- JPS6148740B2 JPS6148740B2 JP53118772A JP11877278A JPS6148740B2 JP S6148740 B2 JPS6148740 B2 JP S6148740B2 JP 53118772 A JP53118772 A JP 53118772A JP 11877278 A JP11877278 A JP 11877278A JP S6148740 B2 JPS6148740 B2 JP S6148740B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- timekeeping
- circuit
- signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は電子計算機の割込制御方式に関する。
近年の大部分の電子計算機は、割込制御方式を
採用し、プログラムの処理効率の向上を図つてい
る。一方、割込信号の発生原因は増加の傾向にあ
る。すなわち最近の電子計算機では信頼性等の向
上を目的として、ある種のハードウエア障害に対
しては予め訂正可能な手段を設け、該障害発生時
点で該手段を有効に機能させ、一見何事もなかつ
たかのように実行中の動作を継続させる方式を広
く用いている。しかし、この種の障害を放置して
おくと最終的には致命的障害に結びつくので、発
生時点からあまり時間を経過しないうちに、その
事実を把握し、該電子計算機の保守員に通知する
必要がある。
採用し、プログラムの処理効率の向上を図つてい
る。一方、割込信号の発生原因は増加の傾向にあ
る。すなわち最近の電子計算機では信頼性等の向
上を目的として、ある種のハードウエア障害に対
しては予め訂正可能な手段を設け、該障害発生時
点で該手段を有効に機能させ、一見何事もなかつ
たかのように実行中の動作を継続させる方式を広
く用いている。しかし、この種の障害を放置して
おくと最終的には致命的障害に結びつくので、発
生時点からあまり時間を経過しないうちに、その
事実を把握し、該電子計算機の保守員に通知する
必要がある。
従来、この目的の遂行のために、下記の対策を
講じている。すなわち、障害発生時点で対応する
エラーフリツプフロツプをセツトし、このセツト
状態を該電子計算機の命令で読み取りリセツトす
るように構成し、この命令の組込んだ障害情報収
集プログラムを他プログラムで指定した一定時間
毎に運用し、その結果を積算し、前記保守担当員
に通知する方式を採られている。しかし、この方
式には、該障害の発生していない状況下での障害
情報収集プログラムの運用が結果的に該電子計算
機の稼動に無益な負担を生ずるという欠点があ
る。
講じている。すなわち、障害発生時点で対応する
エラーフリツプフロツプをセツトし、このセツト
状態を該電子計算機の命令で読み取りリセツトす
るように構成し、この命令の組込んだ障害情報収
集プログラムを他プログラムで指定した一定時間
毎に運用し、その結果を積算し、前記保守担当員
に通知する方式を採られている。しかし、この方
式には、該障害の発生していない状況下での障害
情報収集プログラムの運用が結果的に該電子計算
機の稼動に無益な負担を生ずるという欠点があ
る。
これを回避するために、該障害発生時に常に割
込みを発生させると、障害訂正の動作が無意味に
なつたり、該障害が固定すると常時割込みが発生
し、該電子計算機の運行が阻害されるという欠点
が生ずる。
込みを発生させると、障害訂正の動作が無意味に
なつたり、該障害が固定すると常時割込みが発生
し、該電子計算機の運行が阻害されるという欠点
が生ずる。
本発明の目的は上述の従来の欠点を除去した効
率的な割込制御を行なう割込制御装置方式を提供
することにある。
率的な割込制御を行なう割込制御装置方式を提供
することにある。
本発明の装置は、プログラム処理過程を割込信
号の発生時点で変更する割込制御装置において、 割込原因となる信号により初期値が設定されこ
の初期値設定に応答して計時動作を行なう計時回
路と、 この計時回路が計時動作を行なつているときに
前記計時回路への新たな初期値の設定を禁止する
禁止ゲートと、 前記計時回路が計時動作を行なつていないとき
には前記割込原因となる信号に基づいて割込信号
を発生し前記計時回路が計時動作を行なつている
ときには割込信号を発生させないようにするゲー
トとを備えたことを特徴とする。
号の発生時点で変更する割込制御装置において、 割込原因となる信号により初期値が設定されこ
の初期値設定に応答して計時動作を行なう計時回
路と、 この計時回路が計時動作を行なつているときに
前記計時回路への新たな初期値の設定を禁止する
禁止ゲートと、 前記計時回路が計時動作を行なつていないとき
には前記割込原因となる信号に基づいて割込信号
を発生し前記計時回路が計時動作を行なつている
ときには割込信号を発生させないようにするゲー
トとを備えたことを特徴とする。
次に本発明の一実施例について図面を参照して
詳細に説明する。第１図において、データ処理装
置内の各種装置の障害発生に基づいて割込み原因
１が発生すると、計時回路３の動作表示信号６の
出力が論理値“０”であれば抑止ゲート７が開き
割込信号８が発生する。この動作と並行して抑止
ゲート９を介して与えられた信号によりゲートを
開き所定の計時値を保存しているレジスタ２の出
力５が計時回路３へ与えられ初期設定される。
詳細に説明する。第１図において、データ処理装
置内の各種装置の障害発生に基づいて割込み原因
１が発生すると、計時回路３の動作表示信号６の
出力が論理値“０”であれば抑止ゲート７が開き
割込信号８が発生する。この動作と並行して抑止
ゲート９を介して与えられた信号によりゲートを
開き所定の計時値を保存しているレジスタ２の出
力５が計時回路３へ与えられ初期設定される。
この後、該計時回路３では予め定められた単位
時間で該初期設定値が“１”ずつ減じられ計時動
作が開始され、この動作は該計時回路の内容がゼ
ロになる迄継続され、ゼロになつたところで停止
される。
時間で該初期設定値が“１”ずつ減じられ計時動
作が開始され、この動作は該計時回路の内容がゼ
ロになる迄継続され、ゼロになつたところで停止
される。
該計時回路の内容がゼロでない限り動作表示信
号６は論理値“１”が示されている。このような
状態で割込原因１が発生すると、ゲート７は閉じ
たままになり割込信号８は発生されず、同様にゲ
ート９も開かないため、計時値設定の動作も生じ
ない。すなわち、計時回路３の動作が停止中に発
生する割込原因は割込信号の発生を許可し、計時
回路３が動作中に発生する割込原因は割込信号の
発生を不許可とするように構成されている。
号６は論理値“１”が示されている。このような
状態で割込原因１が発生すると、ゲート７は閉じ
たままになり割込信号８は発生されず、同様にゲ
ート９も開かないため、計時値設定の動作も生じ
ない。すなわち、計時回路３の動作が停止中に発
生する割込原因は割込信号の発生を許可し、計時
回路３が動作中に発生する割込原因は割込信号の
発生を不許可とするように構成されている。
なお、所定の計時値保存レジスタ２にはプログ
ラム等により任意の値を設定可能である。
ラム等により任意の値を設定可能である。
本発明には、割込信号発生回路に計時回路出力
を反映することにより不必要な割込信号の発生を
抑止し該割込に対応するプログラムを効率的に運
用できるという効果がある。
を反映することにより不必要な割込信号の発生を
抑止し該割込に対応するプログラムを効率的に運
用できるという効果がある。
図は本発明の一実施例を示すブロツク図、
図において、１……割込原因、２……所定の計
時値保存レジスタ、３……計時回路、４……ゲー
ト、５……所定の計時値保存レジスタの出力、６
……計時回路の動作表示信号、７……ゲート、８
……割込信号、９……ゲート。
時値保存レジスタ、３……計時回路、４……ゲー
ト、５……所定の計時値保存レジスタの出力、６
……計時回路の動作表示信号、７……ゲート、８
……割込信号、９……ゲート。
Claims (1)
- 【特許請求の範囲】 １ プログラム処理過程を割込信号の発生時点で
変更する割込制御装置において、 割込原因となる信号により初期値が設定され、
この初期値設定に応答して計時動作を行なう計時
回路と、 この計時回路が計時動作を行なつているときに
前記計時回路への新たな初期値の設定を禁止する
禁止ゲートと、 前記計時回路が計時動作を行なつていないとき
には前記割込原因となる信号に基づいて割込信号
を発生し、前記計時回路が計時動作を行なつてい
るときには割込信号を発生させないようにするゲ
ートとを含むことを特徴とする割込制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11877278A JPS5544676A (en) | 1978-09-26 | 1978-09-26 | Interruption control unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11877278A JPS5544676A (en) | 1978-09-26 | 1978-09-26 | Interruption control unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5544676A JPS5544676A (en) | 1980-03-29 |
| JPS6148740B2 true JPS6148740B2 (ja) | 1986-10-25 |
Family
ID=14744683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11877278A Granted JPS5544676A (en) | 1978-09-26 | 1978-09-26 | Interruption control unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5544676A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6393938U (ja) * | 1986-12-10 | 1988-06-17 | ||
| JPH0450036Y2 (ja) * | 1987-02-19 | 1992-11-25 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3544079C2 (de) * | 1985-12-13 | 1998-07-30 | Bosch Gmbh Robert | Verfahren zur Verarbeitung von Interrupt-Signalen |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5153839U (ja) * | 1974-10-23 | 1976-04-24 |
-
1978
- 1978-09-26 JP JP11877278A patent/JPS5544676A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6393938U (ja) * | 1986-12-10 | 1988-06-17 | ||
| JPH0450036Y2 (ja) * | 1987-02-19 | 1992-11-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5544676A (en) | 1980-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4703481A (en) | Method and apparatus for fault recovery within a computing system | |
| US4740969A (en) | Method and apparatus for recovering from hardware faults | |
| JPS6148740B2 (ja) | ||
| JPS5537654A (en) | Information processor | |
| US4862352A (en) | Data processor having pulse width encoded status output signal | |
| JPH0320776B2 (ja) | ||
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPS6255173B2 (ja) | ||
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPS6027049B2 (ja) | 論理動作追跡装置 | |
| JPH0213334B2 (ja) | ||
| SU1746385A1 (ru) | Устройство дл контрол времени выполнени программ | |
| JPS63138437A (ja) | プログラム制御システム | |
| SU1124314A1 (ru) | Устройство дл восстановлени информации при сбо х в блоках ЦВМ | |
| JPS5688539A (en) | Information processor performing link processing | |
| JPS60196849A (ja) | マイクロプロセサの暴走検出方法 | |
| JPS60140440A (ja) | 中央処理装置 | |
| JPS5935250A (ja) | プログラム制御装置 | |
| JPH0282334A (ja) | バスサイクルトレース回路 | |
| JPH0149975B2 (ja) | ||
| JPS6052451B2 (ja) | マイクロ命令実行制御方式 | |
| JPH01166144A (ja) | ファームウェア・プログラムのデバッグ方式 | |
| JPS60201420A (ja) | プロセツサリセツト方式 | |
| JPH0423294B2 (ja) |