JPH0213334B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、状態履歴記憶回路、特に、情報処理
装置の動作トレースの為に内部状態の履歴を記憶
する状態履歴記憶回路に関するものである。

従来、この種の状態履歴記憶回路は、第１図に
示す様に、情報処理装置１の内部に処理部１０
と、状態履歴記憶メモリ２３と、モードフリツプ
フロツプ２０と、状態履歴記憶メモリ用アドレス
レジスタ（以下アドレスレジスタと略記する）２
１と、カウンタ２２とから構成され、装置の各種
タイミング毎、例えば、フアームウエアのステツ
プ毎に、処理部１０から出力された内容を状態履
歴記憶メモリ２３に記憶する。この時、状態履歴
記憶メモリ２３への格納アドレスはアドレスレジ
スタ２１で与えられており、状態履歴記憶メモリ
２３に処理部１０の内部状態情報を信号線５５を
介して格納する毎に、アドレスレジスタ２１の内
容は、カウンタ２２により更新され、直前に格納
した次のアドレスを指す様に設定され、内部状態
を状態履歴記憶メモリ２３の低位アドレスから順
に記憶することが出来る様になつている。また、
例えばソフトウエア命令の実行があるアドレスに
達した時にトレースを中断させることを実現する
為に、トレース停止信号線５０を論理“１”とす
ることによりモードフリツプフロツプ２０は論理
“１”を記憶し、その結果信号線５２によりトレ
ース動作を中断させることが出来る。

また、信号線５１によりモードフリツプフロツ
プ２０を論理“０”にリセツトすることによりト
レース動作を再開することも出来る。この様にし
て、内部状態情報を記憶しておき、処理部の異常
発生時に該内部状態情報を読出すことにより、異
常の原因調査に利用している。

しかしながら、状態履歴記憶メモリ２３は記憶
容量が限られており、状態履歴記憶メモリ２３の
最高位アドレス迄内部状態情報を記憶後は、アド
レスレジスタ２１は再び状態履歴記憶メモリ２３
の最下位アドレスを指す様になつており、更に最
下位アドレスに記憶後はアドレスレジスタ２１の
内容はカウンタ２２により次のアドレスを指す様
になつている為に、状態履歴記憶メモリ２３に記
憶されていた内部状態情報は古い順に書き替えら
れる。この為に例えばフアームウエア命令の１ス
テツプ毎の内部状態を状態履歴記憶メモリ２３に
記憶する動作トレースに於いて、ある種の事象を
待ち合わせる為、及びある種のデータ群に対する
繰り返し処理の為の小ループでしかもループ実行
回数が極めて多い場合では、状態履歴記憶メモリ
２３に全てのフアームウエア命令の実行状態を
次々に記憶していくことにより、一旦は記憶され
た異常発生時の内部状態が小ループ実行に係わる
同一状態情報で失われてしまうという欠点があつ
た。

本発明は従来の上記欠点を除去する為になされ
たものであり、従つて本発明の目的は、事象待ち
及び繰り返し処理等に於ける小ループの２回目以
降の状態履歴記憶動作を中断させることにより、
前記欠点である限られた容量の状態履歴記憶メモ
リを小ループの実行状態情報で書き替えてしま
い、小ループ前の情報が失われることを解決し、
より長い時間に渡つての多くの有効情報を記憶保
存可能とした新規な状態履歴記憶回路を提供する
ことにある。特に、シーケンス制御の誤動作（故
障及び設計誤り等による）により不正に小ループ
に入つてストールした様な場合に、監視タイマ等
により異常検出した時の原因調査に有効である。

本発明の上記目的は、情報処理装置内の処理部
の状態情報を逐次記憶する状態履歴記憶メモリ、
該状態履歴記憶メモリのアドレスを保持するアド
レスレジスタ及び状態履歴記憶メモリに状態情報
を記憶する度毎に上記アドレスレジスタを更新す
る為のアドレスカウンタから成る状態履歴記憶回
路に対して、更に、処理部からの中断指示に従つ
て状態情報の状態履歴記憶メモリへの記憶動作を
中断させる手段と、該中断手段により記憶動作を
中断中に更に中断指示が出された時にその中断指
示の回数をカウントする為のカウンタと、中断中
は該カウンタのカウント値を保持し中断が解除さ
れたときに初期化されるレジスタと、該レジスタ
の内容即ち中断指示カウント値が予め定められた
値に達した時に処理部からの指示によらずに上記
中断を解除する手段と、上記解除手段及び処理部
からの中断解除指示に従つて中断が解除された時
に、上記処理部の状態情報と合わせて上記レジス
タの内容を状態履歴記憶メモリに記憶する手段と
により構成される状態履歴記憶回路、によつて達
成される。

次に、本発明をその良好な一実施例について図
面を参照して詳細に説明する。

第２図は本発明の一実施例を示すブロツク図で
あり、処理部１０内の状態情報を記憶する本発明
の状態履歴記憶回路は、先に従来技術として第１
図に於いて説明した機能の他に、更に中断指示回
数をカウントするカウンタ２５、モードフリツプ
フロツプ２０が“１”の時に該カウンタ２５のカ
ウント値を保持し、モードフリツプフロツプ２０
が“０”の時には信号線５２により初期状態
（all“０”）を保持するレジスタ２４、モードフリ
ツプフロツプ２０が“１”の時、即ち記憶動作中
断中に更に中断指示が成された事を検出する為の
ANDゲート２６、上記レジスタ２４が予め定め
られた（ここでは全ビツトが“１”）のときに
“１”となる信号線５７と処理部１０からの中断
解除指示信号５１との論理和を取り、モードフリ
ツプフロツプ２０を“０”とする為のORゲート
２７、及び上記レジスタ２４の内容を状態履歴記
憶メモリ２３に記憶する（書き込み）為のデータ
パス５８等から構成される。

次に、上記構成の動作を順を追つて説明する。

情報処理装置１のイニシヤライズ時にアドレス
レジスタ２１は状態履歴記憶メモリ２３の最下位
アドレス即ち“０”を示す様に、また、モードフ
リツプフロツプ２０は処理部１０からの信号線５
１により論理“０”に、更に、中断指示回数を保
持するレジスタ２４はモードフリツプフロツプ２
０の出力信号５２によつて、“０”に初期設定さ
れる。

初期設定が完了すると、モードフリツプフロツ
プ２０が“０”であることから、信号線５２を介
して状態履歴記憶メモリ２３に対して処理部１０
から信号線５５を介して送られて来た状態情報及
び信号線５８を介してレジスタ２４の内容Ｏをア
ドレスレジスタ２１で示されたアドレスに書き込
み、また、同時にアドレスレジスタ２１の内容は
信号線５３、カウンタ２２及び信号線５４を介し
て＋１され、再びアドレスレジスタ２１にセツト
される。次のマシンサイクルでは上記の＋１され
たアドレスレジスタ２１の示す状態履歴記憶メモ
リ２３のアドレスに上記と同様にして状態情報を
書き込む。この様にして順次処理部１０の状態情
報が状態履歴記憶メモリ２３に書き込まれる。

上記の様にして連続的に状態履歴記憶メモリ２
３への書き込みが行われている時に、処理部１０
から信号線５０を介して状態履歴記憶メモリ２３
への書き込みの中断指示が出ると、モードフリツ
プフロツプ２０がセツトされて論理“１”とな
る。モードフリツプフロツプ２０が“１”となる
と、信号線５２は論理“０”となり、状態履歴記
憶メモリ２３への書き込み及びアドレスレジスタ
２１の更新を抑止すると共に、レジスタ２４の初
期設定も抑止する。また、モードフリツプフロツ
プ２０が“１”になると、信号線５６が“１”と
なり、ANDゲート２６によつて再度中断指示が
出された（信号線５０により）事を検出すると、
レジスタ２４及びカウンタ２５により該中断指示
回数のカウントを開始する。レジスタ２４は、モ
ードフリツプフロツプ２０が“１”の間に出され
た中断指示回数を保持するが、ANDゲート２６
の出力が“１”となると、信号線５８、カウンタ
２５及び信号線５９を介して＋１されたカウント
値に更新される。モードフリツプフロツプ２０が
“０”にリセツトされる前にレジスタ２４の全ビ
ツトが“１”となると信号線５７及びORゲート
２７を介してモードフリツプフロツプ２０をリセ
ツトする。モードフリツプフロツプ２０がリセツ
トされると、信号線５２により前記の如く処理部
１０の状態情報及びレジスタ２４の記憶が再開さ
れる。と同時に、レジスタ２４は次の中断に備え
て初期設定される。従つて、この結果、状態履歴
記憶メモリ２３には全ビツトが“１”であるレジ
スタ２４の内容及びそのタイミングでの処理部の
状態情報が１ワードのみ記憶され、引続いてリセ
ツトにより全ビツト“０”であるレジスタ２４の
内容及び１ループ分の処理部の状態情報が記憶さ
れることになる。１ループ実行が終了すると、信
号線５０を介して中断指示が出される為に再びモ
ードフリツプフロツプ２０がセツトされ中断状態
に入る。

更に、モードフリツプフロツプ２０が“１”で
中断状態にあるときに、処理部１０に於けるルー
プ処理が終了すると、信号線５１を介して中断解
除指示が処理部から出される。中断解除指示は
ORゲート２７を介してモードフリツプフロツプ
２０をリセツトする。モードフリツプフロツプ２
０がリセツトされると、前述と同様にして状態履
歴記憶メモリ２３への状態情報の記憶動作が再開
される。

上記の動作の概要を第３図ａ，ｂのタイムチヤ
ートに示す。

以上説明した様に、本発明によれば、事象待ち
及び繰り返し処理等の小ループを実行している間
の状態履歴記憶動作を中断し、該ループ終了時に
その記憶動作を再開させる時に、中断中のループ
実行回数を記憶することにより、記憶情報の実時
間性を損うことなく、限られた容量のメモリ内に
多くの状態履歴を記憶させることが出来るという
効果がある。

本発明に係る状態履歴記憶回路を効果的に使用
する為の一例としてフアームウエア処理のイメー
ジを第４図のフローチヤートに示す。

以上本発明をその良好な一実施例について説明
したが、それは単なる例示的なものであり、ここ
で説明された実施例によつてのみ本願発明が限定
されるものでないことは勿論である。

【図面の簡単な説明】

第１図はこの種の装置の従来技術を説明する為
のブロツク図、第２図は本発明の一実施例を示す
ブロツク構成図、第３図ａ，ｂは本発明の動作の
概要を示すタイムチヤート、第４図は本発明を効
果的に使用する為の一例としてフアームウエア処
理のイメージを示すフローチヤートである。 １…情報処理装置、１０…処理部、２０…モー
ドフリツプフロツプ、２１…状態履歴記憶メモリ
アドレスレジスタ、２２…カウンタ、２３…状態
履歴記憶メモリ、２４…レジスタ、２５…カウン
タ、２６…ANDゲート、２７…ORゲート。

Claims (1)

【特許請求の範囲】
1. １ 情報処理装置内の処理部の状態情報を逐次記
   憶する状態履歴記憶メモリ、該状態履歴記憶メモ
   リのアドレスを保持するアドレスレジスタ及び上
   記状態履歴記憶メモリに状態情報を記憶する度毎
   に上記アドレスレジスタを更新する為のアドレス
   カウンタから成る状態履歴記憶回路に於いて、更
   に、処理部からの中断指示に従つて状態情報の上
   記状態履歴記憶メモリへの記憶を中断させる中断
   手段と、該中断手段により記憶を中断中に更に中
   断指示が出されたときにその中断指示回数をカウ
   ントする為のカウンタと、中断中は該カウンタの
   カウント値を保持し中断が解除されたときに初期
   化されるレジスタと、該レジスタの内容、即ち中
   断指示カウント値が予め定められた値に達した時
   に処理部によらずに上記中断手段を解除する手段
   と、上記解除手段及び処理部からの中断解除指示
   に従つて中断が解除された時に上記処理部の状態
   情報と合わせて上記レジスタの内容を状態履歴記
   憶メモリに記憶する手段とを具備することを特徴
   とした状態履歴記憶回路。