JPH0330022A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明はパイプライン構成の情報処理装置に関し、特に
命令プリフェッチ部と演算実行部間にあるバッファの制
御方式に関する。 〔従来の技術］ 従来、パイプライン構成の情報処理装置においてはプリ
フェッチ部と演算実行部間の実行速度の差を吸収するこ
とを目的としてバッファが設けられている。 ある命令の実行速度が例えばプリフェッチ部ではＩＴ、
演算実行部では３Ｔかかるような場合で同様の命令が連
続してもプリフェッチ部は処理結果として演算実行部へ
受け渡す各制御情報をバッファへ格納することにより、
演算実行部での処理状況を意識することなく次の命令の
処理へ移ることができる．逆に、プリフェッチ部で３Ｔ
、演算実行部でＩＴかかる命令が現れても演算実行部は
バッファ内の制御情報が尽きるまでプリフエツチ部の処
理状況を意識することなく順次命令を処理できる．バッ
ファが一杯になった場合、ブリフエツチ部が次にバッフ
ァに書込まないようにプリフェッチ部にフル信号を送り
、プリフェッチ部を待ち状態にする．この待ち状態は演
算実行部がバッファより読出し、バッファに空きができ
た時に解除される．バッファが空になった場合、演算実
行部へエンブティ信号を送り、バッファに次の制御情報
がセットされるまで演算実行部を待ち状態にする．エン
ブティ信号、フル信号は、バッファのリードポインタ、
ライトポインタおよびリード指示信号、ライト指示信号
の状態により判定され作られる． このようなバッファでプリフェッチ部からの書込み時、
何らかの障害が発生し、バッファがフル状態であるにも
かかわらず、書込みをしようとした場合、従来は、ライ
トポインタがリードポインタを追い越したことを検知す
ることでエラーと判断していた．

【発明が解決しようとする課題Ｊ 上述した従来の障害の検出方式では、エラーを起した命
令を限定することが難しく、誤動作時の書込みを許すた
め、障害が複数の命令へ伝播してしまい、命令の再試行
やプロセッサリリーフなどの障害処理が不可能となって
しまうという欠点がある． 【課題を解決するための手段〕 本発明の情報処理装置は、命令プリフェッチ部と演算実
行部間にあるバッファが一杯であるにもかかわらず命令
プリフェッチ部が誤動作してさらに情報をバッファに書
込もうとした時、情報の書込みを抑止する手段と、書込
もうとしたバッファ内同一ワードの誤動作表示エリアに
その旨を書込む手段と、演算実行部が書込みを抑止され
た情報を読もうとした時、誤動作表示エリアの情報によ
り、エラーを認識し、エラーを発生した命令を特定する
手段を有する． 〔作　　用Ｊ バッファが一杯であるにもかかわらず、命令プリフェッ
チ部が誤動作して、情報をバッファに書込もうとした時
、その旨が誤動作表示エリアに書込まれる．そして演算
実行部が書込みを抑止された情報を読もうとした時、誤
動作表示エリアよりエラーを認識してエラーを発生した
命令を特定するので、その命令を再試行できる． 〔実施例】 次に、本発明の実施例について図面を参照して説明する
． 第１図は本発明の一実施例を示す情報処理装置のブロッ
ク図である． プリフェッチ部２と演算実行部３の間にバツアｌが設け
られている．ライトアドレスレジスタ１１はバッファｌ
のライトアドレスを保持するレジスタであり、バッファ
１へのライト指示信号１４ｌにより＋１カウントアップ
する．リードアドレスレジスタ１２はバッファ１のリー
ドアドレスを保持するレジスタであり、演算実行部３よ
り送られるリード指示信号３０１により＋１カウントア
ップする．エンブティ／フル検出回路１３はリードアド
レスレジスタｌ２、ライトアドレスレジスタ１１の値お
よびプリフェッチ部２出力のライト指示信号２０１とリ
ード指示信号３０１よりバッファ１の状態をチェックし
、バッファ１が一杯の時はフル信号１３１を、空の時は
エンブティ信号１３２をそれぞれ出力する．誤動作検出
回路５は、エンプティ／フル検出回路１３の出力するフ
ル信号１３１が出力されている状態でプリフェッチ部２
がライト指示信号２０１を出力した場合を検出する．誤
動作検出回路５がエラーを検出した場合、信号５０１に
より、バッファｌおよびバッファｌと同一アドレスで制
御されるバッファ４への書込みが制御される．まず、ア
ンド回路ｌ４によりプリフェッチ部２からのライト指示
信号２０１は抑止され、ライトアドレスレジスタ１ｌの
カウントアップもされない．ライト指示信号２０１が抑
止された結果、書込みが抑止されたプリフツェチ部２の
出力情報は失われてしまうため、その情報に対応する命
令の演算は実行不可能となる．バッファ４は誤動作表示
エリアに対応するバッファであり、エラー発生により書
込みが抑止されたワード位置にその旨書込み、演算実行
部３が失われた情報を読出すタイミングでエラーを演算
実行部３へ報告することを目的としている．バッファ４
はバッファｌと同じくリードアドレスレジスタｌ２、ラ
イトアドレスレジスタ１１によりリードアドレス、ライ
トアドレスが指定される。ライト指示はプリフェッチ部
２から送られるライト指示信号２０１により、信号線５
０１のデータが書込まれる．誤動作後の最初のリード動
作で、誤動作により書込みが抑止されたワード位置と同
一位置に書込まれているデータを読みに行く。書込みが
抑止されたため、目的のデータは保障されるが、同一ワ
ードのバッファ４の誤動作表示エリアはエラーを表示し
た情報が読出されてしまう．このエラー表示は抑止され
たデータに対応するものであり、読出されたデータとは
対応していない．したがって、誤動作後最初のリードに
よるエラー表示は無効にする必要がある．そのため、誤
動作検出回路５より出力される信号５０２でバッファ４
から読出された値をアンド回路４ｌを通しマスクする．
信号５０２は誤動作後１回目のリードがされるまでの間
”Ｏ”を示し、２回目以降のリード時は”ｌ”を示す．
したがって、バッファ４から読出されるデータは、誤動
作後１回目のリードのみ無効となる．演算実行部３は信
号線４１１でエラーが報告されると、ただちに処理を中
断し、エラーを発生した命令を特定した後、情報処理装
置に対し、現在演算処理装置３で実行中の命令より再試
行を指示する． 第２図は誤動作検出回路５の詳細なブロック図である． エラー検出信号５０１は、回路１３よりフル信号１３１
がブリフエツチ部２へ送られているにもかかわらず、プ
リフェッチ部２よりライト指示信号２０１が送出された
場合に出力される．また、一旦エラー表示信号６０１が
送出されると、フラグ５２がセットされ、エラー検出信
号５０１はエラー表示し続ける．信号５０２は誤動作後
、最初に読出されるエラー表示を無効にするための信号
である。誤動作検出回路５でエラーを検出すると同時に
フラグ５３がセットされる．フラグ５３は演算実行部３
がリード指示信号３０１を出力するとリセットされるの
で、バツファ４より読出されるデータは誤動作後最初の
続出し時のみマスクされ、それ以降はマスクされない． 【発明の効果〕 以上説明したように本発明は、プリフェッチ部と演算実
行部間のバッファへの書込み制御でエラーを検出した場
合、エラーを発生したバッファ内情報の属する命令を特
定し、その命令が演算実行される段階でエラーを報告す
ることにより、その命令の再試行を可能とするという効
果がある．

【図面の簡単な説明】

第１図は本発明の一実施例を示す情報処理装置のブロッ
ク図、第２図は第１図の誤動作検出回路５の詳細ブロッ
ク図である。 １・・・バッファ、 ２・・・プリフェッチ部・ ３・・・演算実行部、 ４・・・バッファ、 ５・・・誤動作検出回路、 １１・・・ライトアドレスレジスタ、 １２・・・リードアドレスレジスタ、 １３・・・エブティ／フル検出回路、 １４．４１・・・アンド回路、 ５２．５３・・・フラグ。 第１図

Claims (1)

1. 【特許請求の範囲】 １、パイプライン構成の情報処理装置において、命令プ
   リフェッチ部と演算実行部間にあるバッファが一杯であ
   るにもかかわらず命令プリフェッチ部が誤動作してさら
   に情報をバッファに書込もうとした時、情報の書込みを
   抑止する手段と、書込もうとしたバッファ内同一ワード
   の誤動作表示エリアにその旨を書込む手段と、 演算実行部が書込みを抑止された情報を読もうとした時
   、誤動作表示エリアの情報によりエラーを認識し、エラ
   ーを発生した命令を特定する手段を有することを特徴と
   する情報処理装置。