JP2008146542A - マルチプロセッサシステム、プロセッサ装置及び例外処理方法 - Google Patents

マルチプロセッサシステム、プロセッサ装置及び例外処理方法 Download PDF

Info

Publication number
JP2008146542A
JP2008146542A JP2006335546A JP2006335546A JP2008146542A JP 2008146542 A JP2008146542 A JP 2008146542A JP 2006335546 A JP2006335546 A JP 2006335546A JP 2006335546 A JP2006335546 A JP 2006335546A JP 2008146542 A JP2008146542 A JP 2008146542A
Authority
JP
Japan
Prior art keywords
processor
program
address
instruction code
executed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006335546A
Other languages
English (en)
Inventor
Masahiro Abe
正洋 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006335546A priority Critical patent/JP2008146542A/ja
Priority to US11/867,941 priority patent/US20080148016A1/en
Priority to EP07118042A priority patent/EP1967950A2/en
Publication of JP2008146542A publication Critical patent/JP2008146542A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)

Abstract

【課題】マルチプロセッサシステム、プロセッサ装置及びその異常発生時の例外処理方法に関し、システム全体の動作に影響を与えるプログラムに不正命令コードが検出された場合でも、該プログラムの実行を保証し、確実な例外処理の実行を可能にする。
【解決手段】各プロセッサは、それぞれ内部メモリ１−４に格納されたプログラムの命令コードを読み出して実行する。各プロセッサは、他のプロセッサのプログラム領域の開始位置のアドレスをオフセット値としてオフセットレジスタ１−７に予め設定しておき、不正命令コードよる異常を検出したとき、各プロセッサに備えたプログラムカウンタ１−８により指定される実行中のプログラムのアドレスに前記オフセット値を加算したアドレスにより、他のプロセッサの内部メモリから命令コードをフェッチして実行し、その後、親ルーチンへの復帰命令をトリガに例外処理ハンドラを起動する。
【選択図】図１

Description

本発明は、マルチプロセッサ又はマルチコア（以下マルチコアを含め、「マルチプロセッサ」と称する）で構成されるＭＰＵ（Micro Processing Unit）やＤＳＰ（Digital Signal Processor）等の演算装置やデータ処理装置・信号処理装置等に用いられるマルチプロセッサシステム、プロセッサ装置及びその異常発生時の例外処理方法に関する。
近年、ＭＰＵやＤＳＰの高性能化により、ディジタル信号処理技術を用いた電子機器は広く普及し、より高機能な機器やより小型な機器が次々と開発され実現化されている。それとともに、ＭＰＵやＤＳＰに要求される機能は多様化／高度化の一途を辿っており、より高速かつ大容量のプログラム／データを処理する能力が要求されている。
ＤＳＰや一部のＭＰＵにおいては、プロセッサ内部にメモリを搭載することにより、高速処理の実現を図っており、年々、搭載メモリの大容量化が進んでいる。しかし、プロセッサ内部のメモリに格納したプログラムは、ＲＡＭ（Random Access Memory）に書き込まれたプログラムである以上、ソフトウェアの不具合などにより、誤って上書きされる可能性がある。このため、プロセッサ内部には不正命令コードの実行を検出する機能や、不正命令コードの検出後に例外処理ハンドラなどによって例外処理を実行する機能を備えている。
下記の特許文献１には、並列同時実行可能な複数の演算処理ユニットを有するプロセッサにおける例外処理と例外処理ハンドラからの復帰とを制御する例外処理方法及び例外処理装置が開示されている。該例外処理方法及び例外処理装置は、例外発生時に多重例外の発生を禁止してハードウェアの複雑化を防ぐと共に処理を高速化することを目的として、並列同時実行可能な演算ユニットにおける例外発生を検出した場合に、命令の実行が終了していない演算ユニットの動作を中断し、演算ユニットで実行される命令を格納する複数の命令レジスタと演算ユニットでの実行終了後に実行される命令のアドレスを格納する次命令アドレスレジスタとの更新を凍結し、発生した例外に基づいて例外処理ハンドラが必要とする例外情報を生成し、次命令アドレスレジスタに格納されている次に実行されるべき命令のアドレスと、命令レジスタに格納され演算ユニットで実行を中断された命令と、命令の実行を中断した演算ユニットの個数と、命令レジスタに格納され演算ユニットで例外を起こした命令と、例外処理ハンドラが必要とする例外情報とをスタックに退避させることを特徴とするものである。
特開平５−２００７０号公報
上述のように、プロセッサ内部に格納したプログラムの破壊が発生した場合、プロセッサ自体に備えた異常検出機能により、例外処理を実行することは可能である。しかし、プログラムの破壊発生後は、正常な処理を継続することができないため、例外処理後にリセット、リブートを行い、プロセッサの初期状態から処理を再開することになる。
システム全体の動作に影響するような処理（例えば、共通リソースである外部のハードウェアの設定処理など）の実行中に不正命令コードが検出された場合も、途中で実行を中断するよりほかなく、システムの動作に重大な障害をもたらす不安定性を含むこととなる。また、例外処理ハンドラ自体のプログラムコードが破壊された場合、例外処理ハンドラを起動することができても、例外処理が正常に実行されないといった問題が発生する。
本発明は、マルチプロセッサ構成において、これらの問題を解決するものであり、システム全体の動作に影響を与えるプログラムに不正命令コードが検出された場合でも、該プログラムの実行を保証するとともに、確実な例外処理の実行を可能にすることを目的とする。
本発明のマルチプロセッサシステムは、複数のプロセッサから成り、各プロセッサで実行されるプログラムの命令コードを、各プロセッサの内部メモリにそれぞれ格納したマルチプロセッサシステムにおいて、前記プロセッサ内に、前記内部メモリにおける実行中のプログラムのアドレスを示すプログラムカウンタと、所定のオフセット値を設定したオフセットレジスタとを備え、前記プロセッサは、自プロセッサ内における内部メモリから読み出した不正命令コードの実行による異常を検出したとき、前記プログラムカウンタによりカウントされた実行中のプログラムのアドレスに、前記オフセットレジスタに設定されたオフセット値を加算したアドレスにより、他のプロセッサの内部メモリから命令コードをフェッチし、該命令コードを実行することを特徴とする。
また、前記プロセッサ内に、異常検出監視対象のプログラムの先頭アドレス及び終端アドレスを格納した監視範囲レジスタを備え、該監視範囲レジスタで指定された範囲内のプログラム実行時に、不正命令コードの実行による異常を検出したとき、前記プログラムカウンタのアドレスに、前記オフセットレジスタに設定されたオフセット値を加算したアドレスにより命令コードをフェッチし、該命令コードを実行すること特徴とする。
また、前記不正命令コードの実行による異常を検出したとき、前記プログラムカウンタのアドレスに、前記オフセットレジスタに設定されたオフセット値を加算したアドレスにより、命令コードをフェッチし、前記監視範囲レジスタで指定された範囲のプログラムの実行を完了した後に、該異常検出に対する例外処理ハンドラを起動する機能を備えたことを特徴とする。
また、本発明のプロセッサ装置は、実行するプログラムの命令コードを格納した内部メモリと、実行中のプログラムのアドレスをカウントするプログラムカウンタと、所定のオフセット値を設定したオフセットレジスタとを備え、前記内部メモリから読み出した不正命令コードの実行による異常を検出したとき、前記プログラムカウンタによりカウントされた実行中のプログラムのアドレスに、前記オフセットレジスタに設定されたオフセット値を加算したアドレスにより、マルチプロセッサシステムの他のプロセッサの内部メモリから命令コードをフェッチし、該命令コードを実行することを特徴とする。
また、本発明のマルチプロセッサにおける例外処理方法は、複数のプロセッサから成り、各プロセッサで実行されるプログラムの命令コードを、各プロセッサの内部メモリにそれぞれ格納したマルチプロセッサシステムにおける例外処理方法において、前記各プロセッサに備えたオフセットレジスタに所定のオフセット値を予め設定しておき、前記各プロセッサで不正命令コードの実行による異常を検出したとき、各プロセッサ対応に備えたプログラムカウンタによりカウントされる実行中のプログラムのアドレスに、前記オフセット値を加算したアドレスにより、他のプロセッサの内部メモリから命令コードをフェッチして該命令コードを実行し、前記命令コードを実行した後、親ルーチンへの復帰命令をトリガに例外処理ハンドラを起動することを特徴とする。
本発明によれば、マルチプロセッサ構成において、実行中のプログラムの異常発生時に、プログラムカウンタにオフセットを加算したアドレスにより、他のプロセッサの内部メモリに格納された命令コードをフェッチし、他のプロセッサの安全なプログラムを実行することにより、プログラムの実行を保証することができる。
また、システム全体の動作に影響を与えるプログラムの先頭アドレス及び終端アドレスを監視範囲レジスタに設定しておき、該監視範囲レジスタで指定された範囲内のプログラム実行時に不正命令コードの実行による異常を検出したとき、上述の他のプロセッサの安全なプログラムを実行することにより、システム全体の動作に影響を与えるプログラムの実行を保証することができる。
また、不正命令コードの実行による異常を検出したとき、上述の他のプロセッサの安全なプログラムを実行するとともに、該プログラムの実行を完了した後に、該異常検出に対する例外処理ハンドラを起動することにより、確実に例外処理を実施することができる。
図１〜図４に本発明の実施形態を示す。図１は本発明によるプロセッサ装置の構成例を示す。同図に示すようにプロセッサ装置は、コアとなる演算装置１−１、汎用レジスタ１−２、割込み処理を制御する割込み制御装置１−３、当該プロセッサ装置で実行されるプログラム及びデータを格納する内部メモリ１−４、監視対象のプログラムの先頭アドレスを示す第１の監視範囲レジスタ（＃１）１−５、監視対象のプログラムの終端アドレスを示す第２の監視範囲レジスタ（＃２）１−６、オフセットレジスタ１−７、及び実行中のプログラムのアドレスを示すプログラムカウンタ（ＰＣ）１−８を備える。
図２は、本発明のプロセッサ装置を用いてマルチプロセッサ構成とした実施形態の構成例を示している。同図の（ａ）はマルチプロセッサの接続構成例を示し、同図の（ｂ）は各プロセッサのプログラム領域及びデータ領域の論理的なメモリ空間を示し、該メモリ空間におけるプロセッサ毎の内部メモリ１−４のプログラム領域及びデータ領域のアドレス配置の例を示している。
ここで、第１のプロセッサ（＃１）２−１をマスタプロセッサ、第２〜第４のプロセッサ（＃２〜＃４）２−２〜２−４をスレーブプロセッサとする。スレーブプロセッサである第２〜第４のプロセッサ（＃２〜＃４）２−２〜２−４の各内部メモリのデータ構造は、それぞれ同様のデータ構造を有し、図２（ｂ）に示すように論理的なメモリ空間において、第２のプロセッサ＃２のプログラム領域及びデータ領域は０ｘ０１００００００〜０ｘ０１０１００００、第３のプロセッサ＃３のプログラム領域及びデータ領域は０ｘ０２００００００〜０ｘ０２０１００００、及び第４のプロセッサ＃４のプログラム領域及びデータ領域は０ｘ０３００００００〜０ｘ０３０１００００のアドレスに配置されているものとする。
図３はスレーブプロセッサでの異常検出時の動作フローの例を示す。同図の（ａ）は従来技術の動作フローの例を示し、同図の（ｂ）は本発明の動作フローの例を示す。この動作の例は、第２のプロセッサ＃２においてプログラム実行中に、関数ｆｕｎｃＡ（）からコールされた関数ｆｕｎｃＢ（）の実行中のとき、不正命令コード検出による例外処理が必要な事象が発生した場合の例を示している。
従来技術の異常検出時の動作では、図３（ａ）に示すように、関数ｆｕｎｃＢ（）の実行中に例外処理が必要な事象が発生すると、第２のプロセッサ＃２は例外処理ハンドラを起動し（３−１）、これによって該例外処理ハンドラに実行が遷移する。関数ｆｕｎｃＢ（）のプログラムは、何らかの不具合により異常が発生しているため、関数ｆｕｎｃＢ（）を継続して実行することはできない。
これに対して、本発明による動作フローは図３（ｂ）に示すように、まず、異常発生によるプログラムの実行停止により重大な障害を引き起こす可能性があるプログラム（この動作例では関数ｆｕｎｃＢ（））の実行前に、監視対象プログラムである関数ｆｕｎｃＢ（）の先頭アドレスを第１の監視範囲設定レジスタ（＃１）１−５に、該関数ｆｕｎｃＢ（）の終端アドレスを第２の監視範囲レジスタ（＃２）１−６に予め設定しておき、また、オフセット値として、論理的なメモリ空間における他のプロセッサ（例えば第３のプロセッサ＃３）のプログラム領域の開始位置０ｘ０２００００００を、オフセットレジスタ１−７に設定しておく。
第２のプロセッサ＃２においてプログラム実行中に、図３（ｂ）に示すように、関数ｆｕｎｃＡ（）より呼び出された関数ｆｕｎｃＢ（）の処理中に、何らかの不具合のため、不正命令コードが検出されると、前述の第１及び第２の監視範囲レジスタ（＃１，＃２）１−５，１−６に設定された監視範囲内のプログラムでの不正命令であることを認識し、第２のプロセッサ＃２は、以後の命令コードの取り込み（フェッチ）を、現在のプログラムカウンタ（ＰＣ）１−８のカウント値に、オフセットレジスタ１−７に設定された値０ｘ０２００００００を加算したアドレスから行う。
図４に上記本発明における命令コードフェッチの具体例を示す。同図の（ａ）は、メモリ空間における第１のプロセッサ＃１（マスタ）及び第２〜第４のプロセッサ＃２〜＃４（スレーブ）の各プログラム領域及びデータ領域の各アドレス配置を示し、第１のプロセッサ＃１（マスタ）は０ｘ００８０００００〜０ｘ００８１００００、第２のプロセッサ＃２（スレーブ）は０ｘ０１００００００〜０ｘ０１０１００００、第３のプロセッサ＃３（スレーブ）は０ｘ０２００００００〜０ｘ０２０１００００、第４のプロセッサ＃４（スレーブ）は０ｘ０３００００００〜０ｘ０３０１００００に、それぞれのプログラム領域及びデータ領域が配置されているものとする。
また、同図の（ｂ）は１つのプロセッサ（ここでは第２のプロセッサ＃２）における内部メモリのアドレス空間を示し、０ｘ００００００００から０ｘ０００ＦＦＦＦのアドレスに、第２のプロセッサ＃２のプログラム領域及びデータ領域が配置されているものとする。
ここで、第１の監視範囲レジスタ（＃１）と第２の監視範囲レジスタ（＃２）とで指定された領域内の関数ｆｕｎｃＢ（）のプログラムの実行中に、不正命令コード実行による異常の発生を検出した場合、実行中のプログラムのアドレスを示すプログラムカウンタ（ＰＣ）の値に、オフセットレジスタに設定されたオフセット値（０ｘ０２００００００）を加算したメモリ空間のアドレスから命令コードをフェッチして実行する。
即ち、命令コードのフェッチは、第２のプロセッサ＃２の内部メモリからではなく、正常実行中の第３のプロセッサ＃３の内部メモリから行い、例外処理ハンドラを起動することなく、関数ｆｕｎｃＢ（）の実行を最後まで完了する。そして、上記異常発生検出時に、異常発生を示す割り込みフラグを立てておき、関数ｆｕｎｃＢ（）の終了時に実行される親ルーチンの関数ｆｕｎｃＡ（）への復帰命令をトリガに、割込み制御装置１−３の制御により例外処理ハンドラを起動する割り込みを行って例外処理を実行する（３−２）。
マスタプロセッサと複数のスレーブプロセッサとから構成されるマルチプロセッシング環境では、各スレーブプロセッサは同一の実行プログラムコードを具備する場合が多い。このような環境下においては、論理的なメモリ空間における他のプロセッサのプログラム領域に存在する同一のプログラムコードのアドレスとの差分をオフセットレジスタ１−７にオフセット値として設定しておき、プログラム実行中に異常が発生したとき、実行中のプログラム命令のアドレスを示すカウンタ（ＰＣ）１−８のカウント値に、オフセットレジスタ１−７に設定されたオフセット値を加算したアドレスから、即ち、正常実行中の他のスレーブプロセッサの内部メモリに格納されている同一の命令をフェッチして実行することにより、プログラムの継続的な実行が可能となる。
このように構成することにより、システム全体の動作に影響する特定の重要なプログラムコードの実行中に異常が発生した場合でも、スレーブプロセッサで特定の重要なプログラムの実行が中断されることなく、最後まで該プログラムを実行することが可能になる。ただし、監視範囲レジスタによる監視区間内でのプログラム異常発生に対しては、例外処理ハンドラを抑止することになるため、監視範囲区間のプログラムの処理から脱し、呼び出し元の親ルーチンに復帰する命令コードの実行をトリガにして、例外処理ハンドラを起動する構成とすることにより、例外処理を確実に実施することができる。
本発明によるプロセッサ装置の構成例を示す図である。 本発明のマルチプロセッサ構成の実施形態の構成例を示す図である。 スレーブプロセッサでの異常検出時の動作フローの例を示す図である。 本発明のメモリ空間及び命令コードフェッチの具体例を示す図である。
符号の説明
１−１ 演算装置
１−２ 汎用レジスタ
１−３ 割込み処理を制御する割込み制御装置
１−４ 内部メモリ
１−５ 第１の監視範囲レジスタ
１−６ 第２の監視範囲レジスタ
１−７ オフセットレジスタ
１−８ プログラムカウンタ（ＰＣ）

Claims (5)

  1. 複数のプロセッサから成り、各プロセッサで実行されるプログラムの命令コードを、各プロセッサの内部メモリにそれぞれ格納したマルチプロセッサシステムにおいて、
    前記プロセッサ内に、前記内部メモリにおける実行中のプログラムのアドレスを示すプログラムカウンタと、所定のオフセット値を設定したオフセットレジスタとを備え、
    前記プロセッサは、自プロセッサ内における内部メモリから読み出した不正命令コードの実行による異常を検出したとき、前記プログラムカウンタによりカウントされた実行中のプログラムのアドレスに、前記オフセットレジスタに設定されたオフセット値を加算したアドレスにより、他のプロセッサの内部メモリから命令コードをフェッチし、該命令コードを実行することを特徴とするマルチプロセッサシステム。
  2. 前記プロセッサ内に、異常検出監視対象のプログラムの先頭アドレス及び終端アドレスを格納した監視範囲レジスタを備え、該監視範囲レジスタで指定された範囲内のプログラム実行時に、不正命令コードの実行による異常を検出したとき、前記プログラムカウンタのアドレスに、前記オフセットレジスタに設定されたオフセット値を加算したアドレスにより命令コードをフェッチし、該命令コードを実行すること特徴とする請求項１に記載のマルチプロセッサシステム。
  3. 前記不正命令コードの実行による異常を検出したとき、前記プログラムカウンタのアドレスに、前記オフセットレジスタに設定されたオフセット値を加算したアドレスにより、命令コードをフェッチし、前記監視範囲レジスタで指定された範囲のプログラムの実行を完了した後に、該異常検出に対する例外処理ハンドラを起動する機能を備えたことを特徴とする請求項２に記載のマルチプロセッサシステム。
  4. 実行するプログラムの命令コードを格納した内部メモリと、
    実行中のプログラムのアドレスをカウントするプログラムカウンタと、
    所定のオフセット値を設定したオフセットレジスタと、を備え、
    前記内部メモリから読み出した不正命令コードの実行による異常を検出したとき、前記プログラムカウンタによりカウントされた実行中のプログラムのアドレスに、前記オフセットレジスタに設定されたオフセット値を加算したアドレスにより、マルチプロセッサシステムの他のプロセッサ装置の内部メモリから命令コードをフェッチし、該命令コードを実行することを特徴とするプロセッサ装置。
  5. 複数のプロセッサから成り、各プロセッサで実行されるプログラムの命令コードを、各プロセッサの内部メモリにそれぞれ格納したマルチプロセッサシステムにおける例外処理方法において、
    前記各プロセッサに備えたオフセットレジスタに所定のオフセット値を予め設定しておき、
    前記各プロセッサで不正命令コードの実行による異常を検出したとき、各プロセッサ対応に備えたプログラムカウンタによりカウントされる実行中のプログラムのアドレスに、前記オフセット値を加算したアドレスにより、他のプロセッサの内部メモリから命令コードをフェッチして該命令コードを実行し、
    前記命令コードを実行した後、親ルーチンへの復帰命令をトリガに例外処理ハンドラを起動することを特徴とするマルチプロセッサにおける例外処理方法。
JP2006335546A 2006-12-13 2006-12-13 マルチプロセッサシステム、プロセッサ装置及び例外処理方法 Withdrawn JP2008146542A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006335546A JP2008146542A (ja) 2006-12-13 2006-12-13 マルチプロセッサシステム、プロセッサ装置及び例外処理方法
US11/867,941 US20080148016A1 (en) 2006-12-13 2007-10-05 Multiprocessor system for continuing program execution upon detection of abnormality
EP07118042A EP1967950A2 (en) 2006-12-13 2007-10-08 Multiprocessor system for continuing program execution upon detection of abnormality

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006335546A JP2008146542A (ja) 2006-12-13 2006-12-13 マルチプロセッサシステム、プロセッサ装置及び例外処理方法

Publications (1)

Publication Number Publication Date
JP2008146542A true JP2008146542A (ja) 2008-06-26

Family

ID=39473186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006335546A Withdrawn JP2008146542A (ja) 2006-12-13 2006-12-13 マルチプロセッサシステム、プロセッサ装置及び例外処理方法

Country Status (3)

Country Link
US (1) US20080148016A1 (ja)
EP (1) EP1967950A2 (ja)
JP (1) JP2008146542A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5392263B2 (ja) * 2008-09-22 2014-01-22 富士通株式会社 情報処理装置及びそのメモリ保護方法
KR101512493B1 (ko) * 2009-02-06 2015-04-15 삼성전자주식회사 저전력 시스템온칩
US10521231B2 (en) 2010-06-24 2019-12-31 International Business Machines Corporation Function virtualization facility for blocking instruction function of a multi-function instruction of a virtual processor
US9851969B2 (en) 2010-06-24 2017-12-26 International Business Machines Corporation Function virtualization facility for function query of a processor
CN103309762B (zh) * 2013-06-21 2015-12-23 杭州华三通信技术有限公司 设备异常处理方法及装置
CN105988905A (zh) * 2015-02-12 2016-10-05 中兴通讯股份有限公司 异常处理方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535903B2 (en) * 1996-01-29 2003-03-18 Compaq Information Technologies Group, L.P. Method and apparatus for maintaining translated routine stack in a binary translation environment
US5784550A (en) * 1996-10-29 1998-07-21 Hewlett-Packard Company Method for enhanced functional testing of a processor using dynamic trap handlers
US6604189B1 (en) * 2000-05-22 2003-08-05 Lsi Logic Corporation Master/slave processor memory inter accessability in an integrated embedded system
US7552261B2 (en) * 2001-10-12 2009-06-23 Mips Technologies, Inc. Configurable prioritization of core generated interrupts

Also Published As

Publication number Publication date
US20080148016A1 (en) 2008-06-19
EP1967950A2 (en) 2008-09-10

Similar Documents

Publication Publication Date Title
JP4222370B2 (ja) デバッグ支援装置及びデバッグ処理方法をコンピュータに実行させるためのプログラム
US7752427B2 (en) Stack underflow debug with sticky base
JP2008146542A (ja) マルチプロセッサシステム、プロセッサ装置及び例外処理方法
US10817369B2 (en) Apparatus and method for increasing resilience to faults
JP2006309760A (ja) データプロセッサの異常動作を検出するためのモニタリング論理及びモニタリング方法
CN107735791B (zh) 安全模式状态的数据访问追踪
US20150006978A1 (en) Processor system
JP2010186242A (ja) 計算機システム
US8135909B2 (en) System for starting a preload of a second program while a first program is executing
JP2008033890A (ja) マイクロコンピュータシステム
WO2016204070A1 (ja) Ｃｐｕ監視装置
JPH02294739A (ja) 障害検出方式
JP2004302731A (ja) 情報処理装置および障害診断方法
CN115576734A (zh) 一种多核异构日志存储方法和系统
JP2006227962A (ja) アプリケーションタスク監視システムおよび方法
KR20210087431A (ko) 트랜잭션 메모리를 위한 장치 및 데이터 처리 방법
JP2870250B2 (ja) マイクロプロセッサの暴走監視装置
WO2018003560A1 (ja) 電子制御装置
JP4543505B2 (ja) マイクロコンピュータの制御方法及び異常監視装置
WO2012137321A1 (ja) 情報処理装置、及びその方法
JP2009070212A (ja) マルチプロセッサシステム
JP2009169515A (ja) コンピュータシステム及びシステム回復装置
JPH0330022A (ja) 情報処理装置
CN116932270A (zh) 一种长期关中断的诊断方法及装置
JP5768434B2 (ja) 相互監視システム

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100302