JPH0484224A - スタックエリア保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子計算機システムにおいて、主記憶装置上の
スタック領域への誤書込みを防止するスタックエリア保
護回路に関する。

〔従来の技術〕

従来、電子計算機システムにおいては、プログラムを実
行する際に、ある関数やサブルーチンから他の関数やサ
ブルーチンを呼び出す場合がある。この場合、実行して
いた関数あるいはサブルーチンの制御情報や戻り番地を
主記憶装置中のスタックエリアに退避する必要がある。

第３図は、関数ｆが開数ｇを呼び出したときのスタック
エリアの状態を概略的に示したものである。このとき、
スタックポインタは開数ｆの制御情報退避領域と開数ｆ
の戻り番地の退避領域とを合計したサイズ分だけ更新さ
れる。

開数ｇからリターンする時には、退避していた制御情報
を元に戻し、スタックポインタの値を関数ｇに飛ぶ前の
値に戻し、退避していた戻り番地に戻る。

〔発明か解決しようとする課題〕

上述した従来の退避方式では、主記憶装置中にスタック
エリアを設けているために、プロセッサからスタックエ
リアにデータを書き′込むことが可能である。このなめ
、退避領域であるスタックエリアにプロセッサが誤って
データを書き込む危険性があり、戻り番地等を破壊して
しまう可能性があった。

本発明の目的は上述のスタックエリアへの誤書き込みを
防止することにある。

〔課題を解決するための手段〕 本発明は、ある関数やサブルーチンから他の関数やサブ
ルーチンを呼び出す場合に実行していた前記関数あるい
は前記サブルーチンの制御情報や戻り番地を主記憶装置
中のスタックエリアに退避するとともに退避された前記
制御情報や戻り番地等の情報の前記スタックエリア内に
おける最後尾アドレスをプロセッサ内のスタックポイン
タにセットし、リターン時には前記退避制御情報と前記
スタックポインタの値を前記退避前の状態に戻し前記退
避されていた戻り番地に戻る動作をする情報処理装置に
おけるスタックエリア保護回路において、前記プロセッ
サで動作するソフトウェアにより前記スタックエリアの
始点である基底アドレスをセットされるレジスタと、前
記主記憶装置への書き込みサイクル時のアドレスバス上
の値が前記レジスタの値と前記スタックポインタの値の
一方に等しいかまたは前記レジスタの値と前記スタック
ポインタの値の間にある誤書き込み状態を検出する誤書
き込み検出手段と、前記誤書き込み検出手段により前記
誤書き込み状態が検出された場合は前記プロセッサに通
知するプロセッサ通知手段を有することを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック構成図である
。第１図において、１０１はプロセッサ、１０２はプロ
セッサ１０１内にあるスタックポインタ、１０３はスタ
ックエリアを有する主記憶装置、１０５はスタックエリ
アの基底アドレスを保持するレジスタ、１０４はアドレ
スバス１１０のアドレスをデコードしその結果がレジス
タ１０５を指していればレジスタ１０５へのデータバス
１１１からのデータ書き込みをアクティブにするデコー
ダ、１０６はアドレスストローブ（ＡＳ）線１１２がア
クティブでＲ／Ｗ信号線１１３がＷ（ライト）信号の時
、アドレスバス１１０の値とレジスタ１０５の値とを比
較し、レジスタ１０５の値がアドレスバス１１０の値以
上であれば出力線１１５をアクティブ（１）にする比較
器、１０７はアドレスストローブ（ＡＳ）線１１２がア
クティブでＲ／Ｗ信号線１１３がＷ（ライト）信号の時
、アドレスバス１１０の値とスタックポインタ１０２の
値とを比較し、スタックポインタ１０２の値がアドレス
バス１１０の値以下ならば出力線１１６をアクティブ（
１）にする比較器、１０８は出力線１１５の値と出力線
１１６の値との論理積回路である。

尚、デコーダ１０４、レジスタ１０５、比較器１０６．
１０７、及び論理積回路１０８で本発明のスタックエリ
ア保護回路１０９を構成する。

次に、このように構成されたスタックエリア保護回路１
０９の動作説明を行う。尚、本実施例では、スタックエ
リアはアドレスの小さい方へ使用していくものとする。

プロセッサ１０１で動作するソフトウェア（図示せず〉
は実行時の最初にレジスタ１０５とスタックポインタ１
０２にスタックエリアの基底アドレスをセットする。第
２図はスタックエリア２０１の構成の一例を示す図であ
り、レジスタ］０５は一度セットするとそのまま固定で
あるか、スタックポインタ１０２の値は関数や、サブル
ーチンコール時に退避領域が増加したり、減少したりし
て動的に変化する。

即ち、関数やサブルーチンコールの為にＰＵＳＨ命令を
実行すると、スタックエリア２０１においてスタックポ
インタ１０２の指すアドレスからアドレスが小さい方向
にデータが退避されるとともに、スタックポインタ１０
２の値は、退避されるデータのサイズ分だけ減少する。

次に、関数やサブルーチンからのリターンの為にＰＯＰ
命令を実行すると、スタックポインタ１０２の指すアド
レスからデータを読み出すとともに、読んだデータのサ
イズ分だけスタックポインタの値は増加する。

次に、ソフトウェアが誤ってスタックエリア２０１に書
き込みを行おうとする場合のスタックエリアの保護動作
を考える。

比較器１０６は、スタックエリア２０１の基底アドレス
即ちレジスタ１０５の値と主記憶装Ｗ１０３への書き込
みサイクル時のアドレスバス１１０上の値とを比較する
。そして、もしレジスタ１０５の値がアドレスバス１１
０上の値以上ならは出力線１１５の値を１にする。その
時以外は出力線１１５の値はＯである。

一方、比較器１０７はスタックポインタ１０２の値と、
主記憶装置１０３への書き込みサイクル時のアドレスバ
ス１１０上の値とを比較する。もし、スタックポインタ
１０２の値の方がアドレスバス１１０上の値以下であれ
ば出力線１１６の値を１にする。その時以外は出力線１
１６の値は０である。

比較器１０６の出力線１１５の値が１であり、かつ比較
器１０７の出力線１１６の値が１のときは、ソフトウェ
アが誤ってスタックエリア２０１へ書き込もうとする時
である。

このアンド条件が成立すると、論理積回路１０８の出力
線１１７の値は１となりプロセッサ１０１に割り込みに
より通知する。割り込みにより通知されたプロセッサ１
０１はプログラムミス発生としてオペレータに通知する
とともに、誤って書き込もうとしたソフトウェアに対し
ては全面的あるいは部分的な機能停止等システムに応じ
た処置を取ればよい。

〔発明の効果〕

以上説明したように本発明によれば、ソフトウェアが誤
ってスタックエリアへ書き込もうとするのを検出し、プ
ロセッサに通知する手段を有することにより、誤書き込
みによるスタックエリアの破壊を有効に防止できる効果
がある。

積回路、１０９・・・スタックエリア保護回路、１１０
・・・アドレスバス、１１１・・データバス、１１２・
・アドレスストローブ（Ａ、　Ｓ　）線、１１３・・・
Ｒ／Ｗ信号線。

Claims (1)

【特許請求の範囲】
1. ある関数やサブルーチンから他の関数やサブルーチンを
   呼び出す場合に実行していた前記関数あるいは前記サブ
   ルーチンの制御情報や戻り番地を主記憶装置中のスタッ
   クエリアに退避するとともに退避された前記制御情報や
   戻り番地等の情報の前記スタックエリア内における最後
   尾アドレスをプロセッサ内のスタックポインタにセット
   し、リターン時には前記退避制御情報と前記スタックポ
   インタの値を前記退避前の状態に戻し前記退避されてい
   た戻り番地に戻る動作をする情報処理装置におけるスタ
   ックエリア保護回路において、前記プロセッサで動作す
   るソフトウェアにより前記スタックエリアの始点である
   基底アドレスをセットされるレジスタと、前記主記憶装
   置への書き込みサイクル時のアドレスバス上の値が前記
   レジスタの値と前記スタックポインタの値の一方に等し
   いかまたは前記レジスタの値と前記スタックポインタの
   値の間にある誤書き込み状態を検出する誤書き込み検出
   手段と、前記誤書き込み検出手段により前記誤書き込み
   状態が検出された場合は前記プロセッサに通知するプロ
   セッサ通知手段を有することを特徴とするスタックエリ
   ア保護回路。