JPS6228836A - 誤書込み防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子計算機システムにおいて、主記憶上のス
タック内の退避領域への誤書込みを防止する回路に関す
る。

発明の目的 従来の技術 電子計算機システムにおいては、プログラムを実行する
際に、ある関数やサブルーチンから他の関数やサブルー
チンをＣＡＬＬする場合がある。

この場合、実行していた関数などの制御情報や戻り番地
を退避するための退避領域の他にワーク領域をスタック
内に形成する場合がある。

第３図は、関数ｆが関数ｇをＣＡＬＬしたときのスタッ
クの状態を概略的に示したものである。

３０１はスタック、３０２はスタックポインタＳＰ、３
０３はスタックフレーム・ポインタＦＰである。

発明が解決しようとする問題点 電子計算機システムによっては、スタックフレーム・ポ
インタからの相対アドレスを使用してワーク領域や引数
領域をアクセスするのと同様に、退避領域の戻り番地や
制御情報などもアクセスできるようになっている。この
ため、このような退避領域をワーク領域と誤認してそこ
にデータを書込むことにより戻り番地等を破壊してしま
い、以後のプログラムを実行できなくなるおそれがある
。

発明の構成 問題点を解決するための手段 上記従来技術の問題点を解決する本発明の誤書込み防止
回路は、主記憶上に形成されるスタック内の退避領域の
アドレス範囲を記憶する記憶手段と、退避後におけるデ
ータの書込みアドレスが前記退避領域の範囲内である場
合にはそのデータの書込みを禁止する書込み禁止手段と
を備えている。

以下、本発明の作用を実施例と共に詳細に説明する。

実施例 第１図は、本発明の一実施例の誤書込み防止回路を、関
連の電子計算機システムの一部と共に示すブロック図で
ある。

この電子計算機システムは、処理装置２と主メモリ３と
、これらを相互接続するデータバス４゜アドレスバス５
．リード／ライト信号線６及びストローブ信号線７ａ、
７ｂと、フレーム・ポインタ格納レジスタ８を備えてい
る。

本実施例の誤書込み防止回路１は、アドレス演算回路１
１．エリアレジスタ１２及び誤書込み監視回路１３を備
えている。

処理装置２で実行される関数やサブルーチンが他の関数
やサブルーチンをＣＡＬＬすると、主メモリ３内に、第
２図に例示するようなスタックが形成される。

すなわち、まず、ＣＡＬＬする側で引数が順に評価され
てスタックされ、戻り番地が退避領域に退避される。Ｃ
ＡＬＬされた側では、ＣＡ　Ｌ　Ｌ　Ｌだ例の制御情報
を退避領域に退避させ、自身が使用するワーク領域をス
タック上に作成する。これに先立って、フレームポイン
タの値がフレームポインタ格納レジスタ８からスタック
上の退避領域に退避され、新たなフレームポインタがデ
ータバス４を介してフレームポインタ格納レジスタ８に
格納される。

誤書込み防止回路１のアドレス演算回路１１は、処理装
置２がフレームポインタ格納レジスタ８に与える書込み
指令を検出して、データバス４上のフレームポインタを
読み取り、これに所定のアドレス値を加算することによ
りスタック上の戻り番、　　地退避領域のアドレス値を
算出する。アドレス演算回路１１は、算出した戻り番地
の退避領域アドレスをエリアレジスタ１２に渡し、ここ
に保持させる。

第２図で上にいくほど低いアドレスが割当てられている
ものとすれば、フレームポインタ格納レジスタ８は、誤
書込みから保護すべき領域の最低アドレス値を保持し、
一方、エリアレジスタｊ２はそのような保護領域の最高
アドレス値を保持することになる。

監視回路１３は、上述のスタックの形成後においてリー
ド／ライト信号線６上に書込み指令が出現するたびに、
アドレスバス５上のアドレスを読み取り、これが、フレ
ームポインタ用レジスタ８の内容とエリアレジスタ１２
の内容によって表示される退避領域の範囲外にあること
を確認したのち、処理装置２と主メモリ３とを接続する
ストローブ信号７ａと７ｂ間を導通させる。

監視回路１３は、アドレスバス５上の書込みアドレスが
退避領域内にあることを検出すると、ストローブ信号線
７ａと７ｂ間を導通させることなく、誤書込みである旨
の通知をエラー信号線１４を介して処理装置２に通知す
る。

このようにして、保護領域への誤書込みが完全に防止さ
れる。

発明の効果 以上詳細に説明したように、本発明の誤書込み防止回路
は、スタック内の退避領域のアドレス範囲を記憶する記
憶手段と、退避後においてはその範囲へのデータの書込
みを禁止する手段を備えているので、わずかなハードウ
ェアの追加により。

誤書込みに伴うプログラムの破壊を有効に防止できると
いう効果が奏される。

【図面の簡単な説明】

第１図は本発明の一実施例の誤書込み防止回路を、電子
計算機システムの関連する部分と共に示すブロック図、
第２図と第３図は主記憶上に形成されるスタックの構成
を示す概念図である。 １・・誤書込み防止回路、１１・・アドレス演算回路、
１２・・エリアレジスタ、１３・・監視回路、１４・・
エラー信号線、２・・処理装置。 ３・・主メモリ、７ａ、７ｂ・・ストローブ信号線、８
・・フレームポインタ格納レジスタ。

Claims (1)

1. 【特許請求の範囲】 主記憶上に形成される退避領域とワーク領域を含むスタ
   ックと、 このスタック内の退避領域のアドレス範囲を記憶する記
   憶手段と、 退避後におけるデータの書込みアドレスが前記退避領域
   の範囲内にある場合には、そのデータの書込みを禁止す
   る書込み禁止手段とを備えたことを特徴とする誤書込み
   防止回路。