JPS63204329A - パイプライン処理型情報処理装置 - Google Patents
パイプライン処理型情報処理装置Info
- Publication number
- JPS63204329A JPS63204329A JP62036486A JP3648687A JPS63204329A JP S63204329 A JPS63204329 A JP S63204329A JP 62036486 A JP62036486 A JP 62036486A JP 3648687 A JP3648687 A JP 3648687A JP S63204329 A JPS63204329 A JP S63204329A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- waiting
- flag
- buffer
- store
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010926 purge Methods 0.000 claims description 13
- 238000011010 flushing procedure Methods 0.000 claims description 7
- 230000010365 information processing Effects 0.000 claims description 7
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- GVBNSPFBYXGREE-UHFFFAOYSA-N Visnadine Natural products C1=CC(=O)OC2=C1C=CC1=C2C(OC(C)=O)C(OC(=O)C(C)CC)C(C)(C)O1 GVBNSPFBYXGREE-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパイプライン処理型情報処理装置に関する。
（従来の技術）
従来のパイプライン処理型情報処理装置では、メモリへ
のストアを命令カウンタの更新まで極力遅らせることに
より、命令カウンタの更新とメモリへの最初のストアま
での命令リトライ不可期間の短縮を図っているが、−命
令で実行するメモリストア処理が多い命令では効果を上
げることができなかった。
のストアを命令カウンタの更新まで極力遅らせることに
より、命令カウンタの更新とメモリへの最初のストアま
での命令リトライ不可期間の短縮を図っているが、−命
令で実行するメモリストア処理が多い命令では効果を上
げることができなかった。
上述した従来のパイプライン処理型情報処理装置は、ス
トア処理に対するメモリ更新タイミングが考慮されてい
ないため、１命令で実行するストア処理が多ければ多い
程、命令リトライ不可期間が長くなるという欠点がある
。
トア処理に対するメモリ更新タイミングが考慮されてい
ないため、１命令で実行するストア処理が多ければ多い
程、命令リトライ不可期間が長くなるという欠点がある
。
本発明のパイプライン処理型情報処理装置は、ストアバ
ッファの格納データ毎にストアバッファからメモリ装置
への掃出し待合せ指示フラグが格納される掃出し待合せ
指示フラグバッファと、命令カウンタの更新タイミング
を認識し、該タイミング以前のメモリ装置に対する演算
装置からの最初のストア要求に対して、掃出し待合せ指
示フラグをオンにして前記ストアバッファへ格納する手
段と、 前記命令カウンタの更新タイミングと同期して前記掃出
し待合せ指示フラグをリセットするリセット指示を発行
するリセット発行手段と、該リセット指示により前記掃
出し待合せ指示フラグをもっとも古いアドレスからスキ
ャンして最初に検出された前記掃出し待合せ指示フラグ
をリセットして掃出し待合せを解除する手段と、前記掃
出し待合せ指示フラグがオンとなっている前記ストアバ
ッファ内アドレス以降のメモリ装置への掃出しを抑止す
る手段とを有する。
ッファの格納データ毎にストアバッファからメモリ装置
への掃出し待合せ指示フラグが格納される掃出し待合せ
指示フラグバッファと、命令カウンタの更新タイミング
を認識し、該タイミング以前のメモリ装置に対する演算
装置からの最初のストア要求に対して、掃出し待合せ指
示フラグをオンにして前記ストアバッファへ格納する手
段と、 前記命令カウンタの更新タイミングと同期して前記掃出
し待合せ指示フラグをリセットするリセット指示を発行
するリセット発行手段と、該リセット指示により前記掃
出し待合せ指示フラグをもっとも古いアドレスからスキ
ャンして最初に検出された前記掃出し待合せ指示フラグ
をリセットして掃出し待合せを解除する手段と、前記掃
出し待合せ指示フラグがオンとなっている前記ストアバ
ッファ内アドレス以降のメモリ装置への掃出しを抑止す
る手段とを有する。
（作 用）
ストア命令において発行されるストア要求に対してメモ
リへの掃出し待合せ指示フラグを付加し、メモリの書替
えを命令の終了まで遅らせる制御を行なうことにより、
メモリ書替えによる命令リトライ不可期間をなくし、結
果としてリトライ率が向上する。
リへの掃出し待合せ指示フラグを付加し、メモリの書替
えを命令の終了まで遅らせる制御を行なうことにより、
メモリ書替えによる命令リトライ不可期間をなくし、結
果としてリトライ率が向上する。
（実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第３図はバイブライン処理の一例を示す図である。ステ
ージＩＦからステージＳＴまで６ステージに分割されて
いる。ステージＩＦは命令を取出す処理、ステージＡＣ
はオペランドアドレスを生成する処理、ステージＡＴは
論理アドレスを実アドレスに変換する処理、ステージＣ
Ａはオペランドを読出す処理、ステージＥＸは読出され
たオペランドの演算処理そしてステージＳＴは演算結果
の格納処理である。
ージＩＦからステージＳＴまで６ステージに分割されて
いる。ステージＩＦは命令を取出す処理、ステージＡＣ
はオペランドアドレスを生成する処理、ステージＡＴは
論理アドレスを実アドレスに変換する処理、ステージＣ
Ａはオペランドを読出す処理、ステージＥＸは読出され
たオペランドの演算処理そしてステージＳＴは演算結果
の格納処理である。
第１図は本発明のパイプライン処理型情報処理装置の一
実施例の要部のブロック図である。
実施例の要部のブロック図である。
掃出し待合せ指示フラグバッファ６はストアバッファ７
の格納データ毎に設けられ、ストアバッファ７からメモ
リ装置８への掃出し待合せ時、”ｌ“がレジスタ４を介
して演算制御部１から書込まれる。レジスタ２はストア
バッファ７と掃出し待合せ指示フラグバッファ６の書込
みアドレスを保持し、レジスタ５はストアバッファ７へ
の書込みデータを保持し、レジスタ９はストアバッファ
７の読出しアドレスを保持し、レジスタ１２はストアバ
ッファ７から読出されたデータを保持する。レジスタ２
．９にそれぞれ＋１カウンタ３゜ｌＯが付属している。
の格納データ毎に設けられ、ストアバッファ７からメモ
リ装置８への掃出し待合せ時、”ｌ“がレジスタ４を介
して演算制御部１から書込まれる。レジスタ２はストア
バッファ７と掃出し待合せ指示フラグバッファ６の書込
みアドレスを保持し、レジスタ５はストアバッファ７へ
の書込みデータを保持し、レジスタ９はストアバッファ
７の読出しアドレスを保持し、レジスタ１２はストアバ
ッファ７から読出されたデータを保持する。レジスタ２
．９にそれぞれ＋１カウンタ３゜ｌＯが付属している。
演算制御部１からステージＥＸの動作指示が信号線１０
１，１０２，１０３により各々アドレスレジスタ２の＋
１カウンタ３からのセット、ストアバッファ掃出し待合
せ指示フラグのレジスタ４へのセット、格納データのデ
ータレジスタ５へのセットが行なわれ、ステージＳＴで
アドレスレジスタ２で示されるアドレスに対してレジス
タ４の内容が掃出し待合せ指示フラグバッファ６へ、レ
ジスタ５の内容がストアバッファフヘセットされる。メ
モリアクセス制御部１１は、待合せ指示フラグバッファ
６からの掃出し指示フラグを信号線１０４から入力して
待合せ指示しかないときのみ信号線１０５からストアバ
ッファ７の内容をレジスタ１２へ読出すとともにアドレ
スレジスタ９のカウントを行なう。レジスタＩ２へ読出
されたデータはメモリアクセス制御部１１からの指示（
信号線１０６）により信号線１０７がらメモリ装置８へ
出力される。ただし、掃出し待合せ指示フラグ６からの
掃出し待合せ指示フラグ４がオンのときは、前記動作は
メモリアクセス制御部ｌｌ内で抑止される。命令カウン
タ更新制御部１３は、演算制御部１から命令カウンタ１
５の更新指示が信号線１０７を通して通知されると、障
害処理制御部１４からの障害検出通知（信号線１０８）
を判定し、障害が検出されていなければ命令カウンタ１
５のカウンタ１６による更新を信号線１０９から行なう
と同時に信号線１１０から掃出待合せ指示フラグバッフ
ァ６の掃出し待合せ指示フラグのリセットを行なう。す
なわち、メモリ装置８への掃出しが行なわれずにストア
バッファ７に未だ残っている掃出し待合せ指示フラグバ
ッファ６のワードをアドレスレジスタ９で示されるワー
ドからスキャンして最初に検出されたワードの掃出し待
合せ指示フラグ６をリセットして動作を終了する。掃出
し待合せ指示フラグ６が全てオフなら結果的には何もし
なかったことと同等である。なあ、障害処理制御部１４
からの障害検出通知（信号線１０８）で障害が検出され
ているときは命令カウンタ１５の更新も掃出し待合せ指
示フラグバッファ６のリセット指示も行なわれず終了す
る。
１，１０２，１０３により各々アドレスレジスタ２の＋
１カウンタ３からのセット、ストアバッファ掃出し待合
せ指示フラグのレジスタ４へのセット、格納データのデ
ータレジスタ５へのセットが行なわれ、ステージＳＴで
アドレスレジスタ２で示されるアドレスに対してレジス
タ４の内容が掃出し待合せ指示フラグバッファ６へ、レ
ジスタ５の内容がストアバッファフヘセットされる。メ
モリアクセス制御部１１は、待合せ指示フラグバッファ
６からの掃出し指示フラグを信号線１０４から入力して
待合せ指示しかないときのみ信号線１０５からストアバ
ッファ７の内容をレジスタ１２へ読出すとともにアドレ
スレジスタ９のカウントを行なう。レジスタＩ２へ読出
されたデータはメモリアクセス制御部１１からの指示（
信号線１０６）により信号線１０７がらメモリ装置８へ
出力される。ただし、掃出し待合せ指示フラグ６からの
掃出し待合せ指示フラグ４がオンのときは、前記動作は
メモリアクセス制御部ｌｌ内で抑止される。命令カウン
タ更新制御部１３は、演算制御部１から命令カウンタ１
５の更新指示が信号線１０７を通して通知されると、障
害処理制御部１４からの障害検出通知（信号線１０８）
を判定し、障害が検出されていなければ命令カウンタ１
５のカウンタ１６による更新を信号線１０９から行なう
と同時に信号線１１０から掃出待合せ指示フラグバッフ
ァ６の掃出し待合せ指示フラグのリセットを行なう。す
なわち、メモリ装置８への掃出しが行なわれずにストア
バッファ７に未だ残っている掃出し待合せ指示フラグバ
ッファ６のワードをアドレスレジスタ９で示されるワー
ドからスキャンして最初に検出されたワードの掃出し待
合せ指示フラグ６をリセットして動作を終了する。掃出
し待合せ指示フラグ６が全てオフなら結果的には何もし
なかったことと同等である。なあ、障害処理制御部１４
からの障害検出通知（信号線１０８）で障害が検出され
ているときは命令カウンタ１５の更新も掃出し待合せ指
示フラグバッファ６のリセット指示も行なわれず終了す
る。
第２図は第１図の実施例の動作を示すタイミングチャー
トである。サイクルエで命令Ａが取出されてサイクル■
で結果がストアバッファに格納されることを示している
。本タイミングチャートは命令Ｃがストアバッファ７を
４ワード更新する場合でサイクル■で命令Ｃの第１ワー
ド目（Ｃ−１）のストアバッファ７への書込みが行なわ
れると掃出し待合せ指示フラグバッファ６の対応アドレ
スに”１” （待合せ指示オン）が書込まれ、以降連続
して第４ワード目（Ｃ−４）まで書込まれる図である。
トである。サイクルエで命令Ａが取出されてサイクル■
で結果がストアバッファに格納されることを示している
。本タイミングチャートは命令Ｃがストアバッファ７を
４ワード更新する場合でサイクル■で命令Ｃの第１ワー
ド目（Ｃ−１）のストアバッファ７への書込みが行なわ
れると掃出し待合せ指示フラグバッファ６の対応アドレ
スに”１” （待合せ指示オン）が書込まれ、以降連続
して第４ワード目（Ｃ−４）まで書込まれる図である。
このときバッファ読出しアドレスはサイクル■で”２”
にカウントされてから保持されたままとなっているが、
これは掃出し待合せ指示フラグバッファ６に”ｌ”を書
込まれたことにより待合せが行なわれていることを示し
ている。このバッファ読出しアドレスはサイクル■で命
令カウンタ１５の更新が指示されたとき障害が検出され
ていないので前記待合せ指示がリセットされることによ
りサイクル■からカウントが開始されメモリ装置８への
掃出しが行なわれる。また、例えばサイクルＸのＥＸス
テージで障害が検出されると命令カウンタ１５の更新お
よび待合せ指示フラグのリセットが抑止され、ストアバ
ッファ７からメモリ装置８への掃出しは実施せず命令Ｃ
のリトライを可能とする。
にカウントされてから保持されたままとなっているが、
これは掃出し待合せ指示フラグバッファ６に”ｌ”を書
込まれたことにより待合せが行なわれていることを示し
ている。このバッファ読出しアドレスはサイクル■で命
令カウンタ１５の更新が指示されたとき障害が検出され
ていないので前記待合せ指示がリセットされることによ
りサイクル■からカウントが開始されメモリ装置８への
掃出しが行なわれる。また、例えばサイクルＸのＥＸス
テージで障害が検出されると命令カウンタ１５の更新お
よび待合せ指示フラグのリセットが抑止され、ストアバ
ッファ７からメモリ装置８への掃出しは実施せず命令Ｃ
のリトライを可能とする。
（発明の効果〕
以上説明したように本発明は、ストア命令において発行
されるストア要求に対してメモリへの掃出し待合せ指示
フラグを付加し、メモリの書替えを命令の終了まで遅ら
せる制御を行なうことにより、メモリ書替えによる命令
リトライ不可期間をなくし、結果としてリトライ率が向
上する効果がある。
されるストア要求に対してメモリへの掃出し待合せ指示
フラグを付加し、メモリの書替えを命令の終了まで遅ら
せる制御を行なうことにより、メモリ書替えによる命令
リトライ不可期間をなくし、結果としてリトライ率が向
上する効果がある。
第１図は本発明のバイブライン処理型情報処理装置の一
実施例を示すブロック図、第２図は第１図の実施例の動
作を示すタイミングチャート、第、３図は本実施例を説
明するためのバイブライン例を示す図である。 １−−−−一演算制御部、 ２．４，５，９．１２−−−−レジスタ、６−−−−−
−掃出し待合せ指示フラグバッファ、７−−−−−−ス
トアバッファ、 ８−−−−−−メモリ装置、 １０．１６軸・・・・カウンタ、 １１−−−−−メモリアクセス制御部、］ ３−−−−
−−命令カウンタ更新制御部、１４−−−−−障害処理
制御部、 １５−−−−−−命令カウンタ、 １０１〜１０８−−−−一信号線。 Ｃ ８Ｔ 第３図
実施例を示すブロック図、第２図は第１図の実施例の動
作を示すタイミングチャート、第、３図は本実施例を説
明するためのバイブライン例を示す図である。 １−−−−一演算制御部、 ２．４，５，９．１２−−−−レジスタ、６−−−−−
−掃出し待合せ指示フラグバッファ、７−−−−−−ス
トアバッファ、 ８−−−−−−メモリ装置、 １０．１６軸・・・・カウンタ、 １１−−−−−メモリアクセス制御部、］ ３−−−−
−−命令カウンタ更新制御部、１４−−−−−障害処理
制御部、 １５−−−−−−命令カウンタ、 １０１〜１０８−−−−一信号線。 Ｃ ８Ｔ 第３図
Claims (1)
- 【特許請求の範囲】 パイプライン処理型情報処理装置において、ストアバッ
ファの格納データ毎にストアバッファからメモリ装置へ
の掃出し待合せ指示フラグが格納される掃出し待合せ指
示フラグバッファと、 命令カウンタの更新タイミングを認識し、該タイミング
以前のメモリ装置に対する演算装置からの最初のストア
要求に対して、掃出し待合せ指示フラグをオンにして前
記ストアバッファへ格納する手段と、 前記命令カウンタの更新タイミングと同期して前記掃出
し待合せ指示フラグをリセットするリセット指示を発行
するリセット発行手段と、該リセット指示により前記掃
出し待合せ指示フラグをもっとも古いアドレスからスキ
ャンして最初に検出された前記掃出し待合せ指示フラグ
をリセットして掃出し待合せを解除する手段と、前記掃
出し待合せ指示フラグがオンとなっている前記ストアバ
ッファ内アドレス以降のメモリ装置への掃出しを抑止す
る手段とを有することを特徴とするパイプライン処理型
情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036486A JPH0760389B2 (ja) | 1987-02-18 | 1987-02-18 | パイプライン処理型情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036486A JPH0760389B2 (ja) | 1987-02-18 | 1987-02-18 | パイプライン処理型情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63204329A true JPS63204329A (ja) | 1988-08-24 |
| JPH0760389B2 JPH0760389B2 (ja) | 1995-06-28 |
Family
ID=12471151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62036486A Expired - Lifetime JPH0760389B2 (ja) | 1987-02-18 | 1987-02-18 | パイプライン処理型情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760389B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056274A (ja) * | 1991-06-27 | 1993-01-14 | Mitsubishi Electric Corp | データ処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110746A (ja) * | 1974-07-17 | 1976-01-28 | Hitachi Ltd |
-
1987
- 1987-02-18 JP JP62036486A patent/JPH0760389B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110746A (ja) * | 1974-07-17 | 1976-01-28 | Hitachi Ltd |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056274A (ja) * | 1991-06-27 | 1993-01-14 | Mitsubishi Electric Corp | データ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0760389B2 (ja) | 1995-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4225851B2 (ja) | データ処理装置用トレース要素生成システム | |
| JP2752076B2 (ja) | プログラマブル・コントローラ | |
| JPS63204329A (ja) | パイプライン処理型情報処理装置 | |
| JPS6312030A (ja) | 情報処理装置のエラ−処理機構 | |
| JP3349911B2 (ja) | マイクロプロセッサ及びその開発支援装置 | |
| JP3067408B2 (ja) | メモリアクセス制御装置の診断方式 | |
| JP2580877B2 (ja) | データフロー計算機のライトモジュール | |
| JPH0213334B2 (ja) | ||
| JPS6123245A (ja) | 擬似故障発生装置 | |
| JPH09330234A (ja) | 割り込み処理方法およびマイクロプロセッサ | |
| JPS62115553A (ja) | バッファストレイジ無効化処理方式 | |
| JP2568708B2 (ja) | ダブルリンクキュー更新方法 | |
| JPH02151930A (ja) | ストアバツフア管理方式 | |
| JPH04370832A (ja) | プロセッサ回路 | |
| JPS6391756A (ja) | 記憶装置の部分書き込み命令処理方式 | |
| JPH0330022A (ja) | 情報処理装置 | |
| JPS63201832A (ja) | パイプライン処理型情報処理装置 | |
| JPH0784827A (ja) | トレース装置 | |
| JPS5922147A (ja) | 再試行処理のチエツク方式 | |
| JPH03184137A (ja) | プログラム実行監視方式 | |
| JPS62130436A (ja) | トレ−ス制御装置 | |
| JPH0195336A (ja) | リトライ制御方式 | |
| JPH039433A (ja) | 情報処理装置 | |
| JPS63197233A (ja) | 情報処理装置 | |
| JPH01126746A (ja) | アドレス変換エラー処理方式 |