JPH04370832A - プロセッサ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明はプロセッサ回路に関し、特にマク
ロ命令を実行するプロセッサ回路に関する。

【０００２】

【従来技術】従来、ノイマン形プロセッサにおいては、
プログラムをメモリ上に命令コードとして記述し、逐次
メモリから読出した命令コードを解読して実行している
。ここで、プログラム上で同じ一連の命令コード列が頻
繁に出現する場合、この命令コード列をマクロ命令とし
て定義することによって、ソースプログラム記述上簡略
化することができる。

【０００３】また、マクロ命令で実行される動作をマイ
クロ命令としてプロセッサに組込むことも行われており
、この場合には命令コードの削減が可能となり、実行時
間を削減することも可能となる。

【０００４】このような従来のノイマン形プロセッサで
は、プログラム上で同じ一連の命令コード列が頻繁に出
現するときにその命令コード列をマクロ命令として定義
する場合、ソースプログラム記述上簡略化することがで
きるが、ソースプログラムから実行プログラムに変換す
る過程でマクロ命令展開が行われるので、実際には命令
コードが削減されるわけではないという問題がある。

【０００５】また、マクロ命令で実行される動作をマイ
クロ命令としてプロセッサに組込む場合、命令コードの
削減が可能となり、実行時間を削減することも可能とな
るが、マイクロ命令が一般的にＲＯＭ（リードオンリメ
モリ）などに書込まれて固定化されるため、プログラム
毎に定義し直すことができないこと、あるいは実行途中
で割込みが受付けられないことなど自由度が少ないとい
う問題がある。

【０００６】

【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、プログラム上でマクロ
命令を定義し、マクロ命令の定義後に１命令コードでマ
クロ命令を実行させることができるとともに、命令読出
し時間を短縮し、マクロ命令実行中に割込みを受付ける
ことができるプロセッサ回路の提供を目的とする。

【０００７】

【発明の構成】本発明によるプロセッサ回路は、メモリ
から読出した命令コードを解読して実行するプロセッサ
回路であって、前記命令コードが予め設定されたマクロ
登録命令とマクロ終了命令とマクロ参照命令とのうちい
ずれの命令かを択一的に検出する検出手段と、前記検出
手段において前記マクロ登録命令が検出されてから前記
マクロ終了命令が検出されるまで前記メモリから前記命
令コードを連続して読出す読出し手段と、前記読出し手
段によって読出された前記命令コードを格納する格納手
段と、前記検出手段において前記マクロ参照命令が検出
されてから前記マクロ終了命令が検出されるまで前記格
納手段に格納された前記命令コードを読出して実行する
手段とを有することを特徴とする。

【０００８】

【実施例】次に、本発明の一実施例について図面を参照
して説明する。

【０００９】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、メモリ１にはプログラムが
命令コードとして記述されており、プログラムカウンタ
５からアドレス信号１０２　が入力されると、そのアド
レス信号１０２　が示す番地に蓄積されている命令コー
ド１０１　をセレクタ２に出力する。セレクタ２はメモ
リ１から送られてきた命令コード１０１　とマクロ命令
登録用メモリ７から送られてきた命令コード１０３　と
のうち一方を命令デコーダ９からの命令コード選択信号
１０５　に応じて選択し、選択した命令コードをバスバ
ッファ３を介してプロセッサ内部バス１０に出力し、該
命令コードを命令レジスタ８にラッチする。

【００１０】マクロ命令用プログラムカウンタ４はマク
ロテーブル６からプロセッサ内部バス１０を介して入力
された値がセットされると、その値を順次インクリメン
トしてプロセッサ内部バス１０を介してマクロ命令登録
用メモリ７に出力する。

【００１１】プログラムカウンタ５はセットされた値を
順次インクリメントし、次に実行すべきプログラムの命
令コードが格納されているアドレス信号１０２をメモリ
１に出力する。

【００１２】マクロテーブル６は命令デコーダ９からの
マクロ登録番号１０４に対応したマクロ格納アドレスを
プロセッサ内部バス１０に出力し、該マクロ格納アドレ
スをマクロ命令用プログラムカウンタ４にセットする。 マクロ命令登録用メモリ７ではマクロ命令用プログラム
カウンタ４からのアドレスが示す番地に対して命令コー
ドの書込み読出しが行われる。

【００１３】命令デコーダ９は命令レジスタ８にラッチ
された命令コードを解読し、命令実行のための制御信号
を出力する。ここで、命令デコーダ９にはマクロ命令を
登録するためのマクロ登録命令と、マクロ命令の登録ま
たは参照を終了するためのマクロ終了命令と、マクロ命
令を参照するためのマクロ参照命令とが予め定義されて
いる。

【００１４】この図１を用いて本発明の一実施例の動作
について説明する。命令デコーダ９は命令レジスタ８に
ラッチされた命令コードを解読してマクロ登録命令を検
出すると、このマクロ登録命令のオペランドをチェック
してマクロ登録番号を取出し、そのマクロ登録番号１０
４　をマクロテーブル６に供給する。

【００１５】マクロテーブル６では命令デコーダ９から
のマクロ登録番号１０４　に対応したマクロ格納アドレ
スをプロセッサ内部バス１０に出力してマクロ命令用プ
ログラムカウンタ４にセットする。これにより、命令デ
コーダ９はマクロ登録状態に遷移し、マクロ終了命令を
検出するまでこのマクロ登録状態が維持される。

【００１６】マクロ登録状態では、プログラムカウンタ
５の値が順次インクリメントされることによってメモリ
１から命令コードが順次読出され、該命令コードがマク
ロ命令用プログラムカウンタ４からのアドレスによって
指定されるマクロ命令登録用メモリ７の番地に書込まれ
る。マクロ命令用プログラムカウンタ４の値は、マクロ
命令登録用メモリ７への書込みが１回行われる毎にイン
クリメントされる。

【００１７】マクロ登録状態の間にも、メモリ１から順
次読出された命令コードが命令レジスタ８にラッチされ
、該命令コードの解読が命令デコーダ９で行われる。 すなわち、マクロ登録状態の間、命令デコーダ９ではマ
クロ終了命令を監視しており、マクロ終了命令を検出す
ると該マクロ終了命令コードをマクロ登録用メモリ７に
書込んだ後に、マクロ登録状態が解除される。ただし、
この間、命令デコーダ９では命令コードの解読が行われ
るが、命令実行のための制御信号の図示せぬ他の回路へ
の出力は抑止される。

【００１８】次に、命令デコーダ９は命令レジスタ８に
ラッチされた命令コードを解読してマクロ参照命令を検
出すると、このマクロ参照命令のオペランドをチェック
してマクロ登録番号を取出し、そのマクロ登録番号１０
４　をマクロテーブル６に供給する。

【００１９】マクロテーブル６では命令デコーダ９から
のマクロ登録番号１０４　に対応したマクロ格納アドレ
スをプロセッサ内部バス１０に出力してマクロ命令用プ
ログラムカウンタ４にセットする。これにより、命令デ
コーダ９はマクロ参照状態に遷移し、マクロ終了命令を
検出するまでこのマクロ参照状態が維持される。

【００２０】マクロ参照状態では、メモリ１からの命令
コードの読出し動作を中止し、命令コード選択信号１０
５　によってセレクタ２を切替え、マクロ命令用プログ
ラムカウンタ４からのアドレスによって指定されるマク
ロ命令登録用メモリ７の番地から命令コードが読出され
る。 マクロ命令用プログラムカウンタ４の値は、マクロ命令
登録用メモリ７からの読出しが１回行われる毎にインク
リメントされる。

【００２１】マクロ命令登録用メモリ７から読出された
命令コードはプロセッサ内部バス１０を介して命令レジ
スタ８にラッチされる。この命令レジスタ８にラッチさ
れた命令コードが命令デコーダ９で解読され、命令実行
のための制御信号が命令デコーダ９から出力されること
によって該命令コードが実行される。

【００２２】このマクロ参照状態の間、命令デコーダ９
ではマクロ命令登録用メモリ７から読出された命令コー
ドを解読してマクロ終了命令を監視しており、マクロ終
了命令が検出されるとマクロ参照状態が解除される。こ
の後に、命令デコーダ９ではメモリ１を参照する命令コ
ード獲得動作に復帰する。

【００２３】一方、マクロ参照状態にてプログラムカウ
ンタ５の値のほかにマクロ命令用プログラムカウンタ４
の値を退避させるようにすれば、そのマクロ参照状態に
て割込み命令を受付けることが可能となる。

【００２４】このように、メモリ１から読出された命令
コードが予め設定されたマクロ登録命令とマクロ終了命
令とマクロ参照命令とのうちいずれの命令かを命令デコ
ーダ９で択一的に検出し、この命令デコーダ９でマクロ
登録命令が検出されたときにマクロ終了命令が検出され
るまでメモリ１から命令コードを連続して読出してマク
ロ命令登録用メモリ７に格納し、この命令デコーダ９で
マクロ参照命令が検出されたときにマクロ終了命令が検
出されるまでマクロ命令登録用メモリ７から命令コード
を読出して実行するようにすることによって、プログラ
ム上でマクロ命令を定義することが可能となる。また、
そのマクロ命令が定義された後は１命令コードでマクロ
命令を実行させることができるので、命令コードを削減
することができる。さらに、マクロ命令登録用メモリ７
がプロセッサ内に配置されるので、このマクロ命令登録
用メモリ７を高速なメモリで構成すれば、命令読出し時
間を短縮することができる。

【００２５】一方、マクロ参照状態にてプログラムカウ
ンタ５およびマクロ命令用プログラムカウンタ４の値を
退避可能とすることによって、マクロ命令実行中でも割
込み命令を受付けることが可能となる。

【００２６】

【発明の効果】以上説明したように本発明によれば、メ
モリから読出した命令コードが予め設定されたマクロ登
録命令とマクロ終了命令とマクロ参照命令とのうちいず
れの命令かを択一的に検出し、マクロ登録命令が検出さ
れてからマクロ終了命令が検出されるまでメモリから命
令コードを連続して読出して格納手段に格納し、マクロ
参照命令が検出されてからマクロ終了命令が検出される
までその格納手段に格納された命令コードを読出して実
行するようにすることによって、プログラム上でマクロ
命令を定義し、マクロ命令の定義後に１命令コードでマ
クロ命令を実行させることができるとともに、命令読出
し時間を短縮し、マクロ命令実行中に割込みを受付ける
ことができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【符号の説明】

１　　メモリ ２　　セレクタ ４　　マクロ命令用プログラムカウンタ５　　プログラ
ムカウンタ ６　　マクロテーブル ７　　マクロ命令登録用メモリ ９　　命令デコーダ １０　　プロセッサ内部バス

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　メモリから読出した命令コードを解読
   して実行するプロセッサ回路であって、前記命令コード
   が予め設定されたマクロ登録命令とマクロ終了命令とマ
   クロ参照命令とのうちいずれの命令かを択一的に検出す
   る検出手段と、前記検出手段において前記マクロ登録命
   令が検出されてから前記マクロ終了命令が検出されるま
   で前記メモリから前記命令コードを連続して読出す読出
   し手段と、前記読出し手段によって読出された前記命令
   コードを格納する格納手段と、前記検出手段において前
   記マクロ参照命令が検出されてから前記マクロ終了命令
   が検出されるまで前記格納手段に格納された前記命令コ
   ードを読出して実行する手段とを有することを特徴とす
   るプロセッサ回路。