JPH01276233A - マイクロプロセッサ - Google Patents

マイクロプロセッサ

Info

Publication number
JPH01276233A
JPH01276233A JP10703388A JP10703388A JPH01276233A JP H01276233 A JPH01276233 A JP H01276233A JP 10703388 A JP10703388 A JP 10703388A JP 10703388 A JP10703388 A JP 10703388A JP H01276233 A JPH01276233 A JP H01276233A
Authority
JP
Japan
Prior art keywords
instruction
ram
macro
microprocessor
data bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10703388A
Other languages
English (en)
Inventor
Takeshi Matsumoto
健 松本
Katsuhiko Negi
根木　勝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10703388A priority Critical patent/JPH01276233A/ja
Publication of JPH01276233A publication Critical patent/JPH01276233A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサに関する。
〔従来の技術〕
従来のマイクロプロセッサでは、同じ処理をくり返し行
なわせたい時には、その処理をサブルーチン化して外部
記憶装置に格納しておき、そのサブルーチンをコールす
る様にして処理が行なわれてきた。
〔発明が解決しようとする課題〕
上述した従来のマイクロプロセッサでは、サブルーチン
は外部の主記憶内に書き込まれているため、実行の際に
マイクロプロセッサは外部とのアクセスが必要となるの
で、実行に時間がかかるという欠点がある。
上述した従来のマイクロプロセサに対し、本発明はユー
ザーが複数の命令を組み合わせたマクロ命令を任意に登
録でき、そのマクロ命令の内容はマイクロプロセッサ内
部に記憶されるという相違点を有する。
〔課題を解決するための手段〕
本発明のマイクロプロセッサは、マクロ命令を格納する
ためのＲＡＭと、データーバス上の命令を解読してマク
ロ命令登録開始命令からマクロ命令登録終了命令までの
間の前記命令を前記ＲＡＭに記憶させ、また前記データ
ーバス上の命令がマクロ命令実行開始命令であるときに
は前記ＲＡＭ内の命令を読み出して命令実行ユニットに
出力するインストラクションデコーダーとを有すること
を特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の構成図である。マイク
ロプロセッサ１は、インストラクションデコーダー２と
、ＲＡＭ３と、命令実行ユニット４から成る。また、マ
イクロプロセッサ１は、マクロ命令登録開始命令、マク
ロ命令登録終了命令およびマクロ命令実行命令をそれぞ
れＸＭＳＴ。
ＸＭＥＤおよびＸＭＥＸという二一モニックで表わされ
る命令コードを持つ。
インストラクションデコーダー２は、データーバス５上
の命令を解読し、ＲＡＭ３に対しマクロ命令登録開始命
令ＸＭＳＴからマクロ命令登録終了命令ＸＭＥＤの間の
命令を記憶させる。またマクロ命令実行命令ＸＭＥＸが
来た時には、ＲＡＭ３から命令を取り込んで命令実行ユ
ニット４に命令実行信号７を出力する。インストラクシ
ョンデコーダー２は、ＲＡＭＢ内の命令が終了した時点
で外部から次の命令を取り込む。
第２図は本発明の第２の実施例の構成図であり、インス
トラクションデコーダー１２とＲＡＭ１３との間にカウ
ンター２１を設けている。カウンター２１には、マクロ
命令実行命令にって引数が設定され、この引数と同回数
だけ、同じマクロ命令を実行することができるようにし
ている。
〔発明の効果〕
本発明は、以上のような構成を採用したため、同じ処理
をくり返し行う様な場合に、外部とのアクセスの回数を
減少させ、マイクロプロセッサの処理スピードの向上を
図る事ができる効果がある。
【図面の簡単な説明】
第１図、第２図は本発明の第１．第２の実施例の構成図
である。 ｌ、１１・・・マイクロプロセッサ、２．１２・・・イ
ンストラクションデコーダー、３，１３・・・ＲＡＭ、
４．１４・・・命令実行ユニット、５，１５・・・デー
ターバス、６，１６．１９・・・命令登録・実行信号、
７．１７・・・命令実行信号、８．１８・・・マクロ命
令読み出しバス、２０・・・命令終了信号。

Claims (1)

    【特許請求の範囲】
  1. 　マクロ命令を格納するためのＲＡＭと、データーバス
    上の命令を解読してマクロ命令登録開始命令からマクロ
    命令登録終了命令までの間の前記命令を前記ＲＡＭに記
    憶させ、また前記データーバス上の命令がマクロ命令実
    行開始命令であるときには前記ＲＡＭ内の命令を読み出
    して命令実行ユニットに出力するインストラクションデ
    コーダーとを有することを特徴とするマイクロプロセッ
    サ。
JP10703388A 1988-04-27 1988-04-27 マイクロプロセッサ Pending JPH01276233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10703388A JPH01276233A (ja) 1988-04-27 1988-04-27 マイクロプロセッサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10703388A JPH01276233A (ja) 1988-04-27 1988-04-27 マイクロプロセッサ

Publications (1)

Publication Number Publication Date
JPH01276233A true JPH01276233A (ja) 1989-11-06

Family

ID=14448816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10703388A Pending JPH01276233A (ja) 1988-04-27 1988-04-27 マイクロプロセッサ

Country Status (1)

Country Link
JP (1) JPH01276233A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08194614A (ja) * 1995-01-19 1996-07-30 Nec Corp マイクロコンピュータ
WO2002086652A1 (fr) * 2001-04-19 2002-10-31 Sony Corporation Processeur
GB2386483A (en) * 2001-12-17 2003-09-17 Mitsubishi Electric Corp RDS decoder
US8209520B2 (en) 2001-04-23 2012-06-26 Imagination Technologies Limited Expanded functionality of processor operations within a fixed width instruction encoding

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08194614A (ja) * 1995-01-19 1996-07-30 Nec Corp マイクロコンピュータ
WO2002086652A1 (fr) * 2001-04-19 2002-10-31 Sony Corporation Processeur
US8209520B2 (en) 2001-04-23 2012-06-26 Imagination Technologies Limited Expanded functionality of processor operations within a fixed width instruction encoding
GB2386483A (en) * 2001-12-17 2003-09-17 Mitsubishi Electric Corp RDS decoder
GB2386483B (en) * 2001-12-17 2004-02-11 Mitsubishi Electric Corp RDS decoder

Similar Documents

Publication Publication Date Title
JPH0248931B2 (ja)
JPH01276233A (ja) マイクロプロセッサ
JPS6212529B2 (ja)
JPS61157946A (ja) マイクロコンピユ−タ
JPH0574096B2 (ja)
JPH0330917Y2 (ja)
JPH05298088A (ja) マイクロコンピュータ
JPH0218729B2 (ja)
JPH024010B2 (ja)
JP2784001B2 (ja) プログラマブルコントローラの命令処理回路
KR940006829B1 (ko) 인터럽트 변경이 가능한 구조를 갖는 디지탈신호 프로세서
JPH04370832A (ja) プロセッサ回路
JPS588011B2 (ja) マイクロプログラムセイギヨホウシキ
JP3182796B2 (ja) 中央演算処理装置
JPS60129837A (ja) 信号処理演算プロセツサ
JPS6126693B2 (ja)
JPS6286442A (ja) デ−タ処理装置
JPS63128435A (ja) マイクロプロセツサシステム
JPH0820945B2 (ja) マイクロプロセッサ
JPH0317135B2 (ja)
JPH0340075A (ja) マイクロコンピュータ
JPH01111342U (ja)
JPH01213718A (ja) マイクロコンピュータ
JPH0459636B2 (ja)
JPS61216033A (ja) 演算処理装置