JPS60129837A - 信号処理演算プロセツサ - Google Patents
信号処理演算プロセツサInfo
- Publication number
- JPS60129837A JPS60129837A JP23918983A JP23918983A JPS60129837A JP S60129837 A JPS60129837 A JP S60129837A JP 23918983 A JP23918983 A JP 23918983A JP 23918983 A JP23918983 A JP 23918983A JP S60129837 A JPS60129837 A JP S60129837A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- data
- memory
- address
- instruction register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はディジタル信号処理を行なう場合に使用する信
号処理演算ブロセソザに関するものであるＯ 従来例の構成とその問題点 一般に信号処理演算プロセッサは、第１図に示すように
、命令用アドレス発生装置１により命令用メモリ２にア
ドレスを与え、その読み出された命令を命令レジスタ３
に入れる。この命令は、デーり用アドレス発生装置４お
よびデータ処理装置６に与えられる。データ用アドレス
発生装置４は、データ用メモリ６にアドレスを与え、そ
のセレクトされたメモリに対して、データ処理装置６が
データの書き込み、読み出しを行なう。タイミングは、
第２図に示すように命令用アドレス発生装置１よりアド
レスが出てから、命令実行が終了する寸で２マシンサイ
クルを使用する。命令のフェッチ、デコードに、１マシ
ンザイクル用いる。実行は、次のマシンサイクルで行な
われ、データ用メモリへの書き込み、読み出しはそのマ
シンサイクルの最初で行なわれる。このため、その命令
によるデータ用メモリへのアクセスではアクセス時間を
とれないだめ、以前の命令がアクセスしたメモリに対し
て書き込み、まだは読み出しを行なう。
号処理演算ブロセソザに関するものであるＯ 従来例の構成とその問題点 一般に信号処理演算プロセッサは、第１図に示すように
、命令用アドレス発生装置１により命令用メモリ２にア
ドレスを与え、その読み出された命令を命令レジスタ３
に入れる。この命令は、デーり用アドレス発生装置４お
よびデータ処理装置６に与えられる。データ用アドレス
発生装置４は、データ用メモリ６にアドレスを与え、そ
のセレクトされたメモリに対して、データ処理装置６が
データの書き込み、読み出しを行なう。タイミングは、
第２図に示すように命令用アドレス発生装置１よりアド
レスが出てから、命令実行が終了する寸で２マシンサイ
クルを使用する。命令のフェッチ、デコードに、１マシ
ンザイクル用いる。実行は、次のマシンサイクルで行な
われ、データ用メモリへの書き込み、読み出しはそのマ
シンサイクルの最初で行なわれる。このため、その命令
によるデータ用メモリへのアクセスではアクセス時間を
とれないだめ、以前の命令がアクセスしたメモリに対し
て書き込み、まだは読み出しを行なう。
そしてこの命令でのデータメモリのアドレス修飾は、以
後の命令のアクセスのだめに行なわれる。
後の命令のアクセスのだめに行なわれる。
したがって、データ用メモリに対して読み出し、または
書き込みを行なうためには、２つの命令に対してアドレ
スの指定に関する部分とデータの読み出し書き込みに関
する部分に分けて記述する必要がある。
書き込みを行なうためには、２つの命令に対してアドレ
スの指定に関する部分とデータの読み出し書き込みに関
する部分に分けて記述する必要がある。
まだ、命令のフェッチ、デコードを１マシンサイクルで
行なうため、命令のフェッチに使用できる時間、すなわ
ち命令用メモリへのアクセス時間が制限されるという問
題があった。
行なうため、命令のフェッチに使用できる時間、すなわ
ち命令用メモリへのアクセス時間が制限されるという問
題があった。
発明の目的
本発明はこのような従来の欠点を除去するものであシ、
マシンサイクルと命令用メモリのアクセス時間の比を増
やし、まだ１命令でデータ用メモリへのアクセスを記述
できる命令体系をもつ信号処理演算プロセッサを提供す
るものである。
マシンサイクルと命令用メモリのアクセス時間の比を増
やし、まだ１命令でデータ用メモリへのアクセスを記述
できる命令体系をもつ信号処理演算プロセッサを提供す
るものである。
発明の構成
本発明の信号処理演算プロセッサは、命令レジスタを２
組用意し、それぞれ独立に、データ用アドレス発生装置
とデータ処理装置に接続することにより、１命令中のデ
ータ用アドレス発生装置へのオペレーションとデータ処
理装置へのオペレーションを別の時間に行なうことを可
能としたものである。
組用意し、それぞれ独立に、データ用アドレス発生装置
とデータ処理装置に接続することにより、１命令中のデ
ータ用アドレス発生装置へのオペレーションとデータ処
理装置へのオペレーションを別の時間に行なうことを可
能としたものである。
実施例の説明
以下本発明の一実施例を図面を参照して説明する。第３
図に示すように、命令用アドレス発生装置７によシ命令
用メモリ８にアドレスを与え、その読み出された命令を
第一の命令レジスタ９に入れる。同時に、第一の命令レ
ジスタ９の内容を第二の命令レジスタ１０に移す。第一
の命令レジスタ９の内容はデータ用アドレス発生装置１
１に力えられる。まだ、第二の命令レジスタ１○の内容
はデータ処理装置１３に与えられる。データ用アドレス
発生装置１１は、データ用メモリ１２にアドレスを与え
、そのセレクトされたメモリに対してデータ処理装置１
３がデータの書き込み、読み出しを行なう。
図に示すように、命令用アドレス発生装置７によシ命令
用メモリ８にアドレスを与え、その読み出された命令を
第一の命令レジスタ９に入れる。同時に、第一の命令レ
ジスタ９の内容を第二の命令レジスタ１０に移す。第一
の命令レジスタ９の内容はデータ用アドレス発生装置１
１に力えられる。まだ、第二の命令レジスタ１○の内容
はデータ処理装置１３に与えられる。データ用アドレス
発生装置１１は、データ用メモリ１２にアドレスを与え
、そのセレクトされたメモリに対してデータ処理装置１
３がデータの書き込み、読み出しを行なう。
タイミングは、第４図に示すように、命令用アドレス発
生、装置７よシアドレスが出てから命令実行が終了する
まで３マシンサイクルを使用する。
生、装置７よシアドレスが出てから命令実行が終了する
まで３マシンサイクルを使用する。
命令フェッチに１マシンサイクル用いる。次のマシンサ
イクルではデータ用メモリのアクセス及びデコー゛ドを
行なう。データ処理は第３番目のマシンサイクルで行な
う。
イクルではデータ用メモリのアクセス及びデコー゛ドを
行なう。データ処理は第３番目のマシンサイクルで行な
う。
以上のように本実施例によれば、命令フェッチとそのデ
コードを別のマシンサイクルで行なうだめ、命令用メモ
リのアクセス時間がデコードのだめの時間の影響を受け
なくなる。また、データ用メモリのアクセス時間がとれ
るため、データ用メモリに対して読み出し、まだは書き
込みを行なう場合、アドレスの指定に関する部分とデー
タの読み出し、書き込みに関する部分と同一の命令に記
述することが可能である。
コードを別のマシンサイクルで行なうだめ、命令用メモ
リのアクセス時間がデコードのだめの時間の影響を受け
なくなる。また、データ用メモリのアクセス時間がとれ
るため、データ用メモリに対して読み出し、まだは書き
込みを行なう場合、アドレスの指定に関する部分とデー
タの読み出し、書き込みに関する部分と同一の命令に記
述することが可能である。
発明の効果
本発明の信号処理演算プロセッサは、命令レジスタを２
組用意し、それぞれ独立にデータ用アドレス発生装置と
データ処理装置に接続することにより、１命令中のデー
タ用アドレス発生装置へのオペレーションとデータ処理
装置へのオペレーションを、別の時間に行なうことが可
能となシ、命令フェッチ、データ用メモリのアクセス、
データ処理を別のマシンサイクルで実行することにより
、命令用メモリのアクセス時間や増加、及び１命令でデ
ータ用メモリへのアクセスの記述が可能となりその効果
は大きい。
組用意し、それぞれ独立にデータ用アドレス発生装置と
データ処理装置に接続することにより、１命令中のデー
タ用アドレス発生装置へのオペレーションとデータ処理
装置へのオペレーションを、別の時間に行なうことが可
能となシ、命令フェッチ、データ用メモリのアクセス、
データ処理を別のマシンサイクルで実行することにより
、命令用メモリのアクセス時間や増加、及び１命令でデ
ータ用メモリへのアクセスの記述が可能となりその効果
は大きい。
第１図は従来の信号処理演算プロセッサの構成図、第２
図はそのタイミング図、第３図は本発明の一実施例の構
成図、第４図はそのタイミング図である。 ９・・・・−第一の命令レジスタ、１Ｑ・・・・・・第
二の命令レジスタ、１１・・・・・データ用アドレス発
生装置、１２・・・・データ用メモリ、１３・・・・・
・データ処理装置。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 χ ル 、 イト存フよ、７仔十 リク′− 笛３図 ン クル 一一一一一不−−−−仁ニーーーコ≦＝−ゎ−ヱ土ヨヨ
ーーーー介ンレ７工・フイ
図はそのタイミング図、第３図は本発明の一実施例の構
成図、第４図はそのタイミング図である。 ９・・・・−第一の命令レジスタ、１Ｑ・・・・・・第
二の命令レジスタ、１１・・・・・データ用アドレス発
生装置、１２・・・・データ用メモリ、１３・・・・・
・データ処理装置。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 χ ル 、 イト存フよ、７仔十 リク′− 笛３図 ン クル 一一一一一不−−−−仁ニーーーコ≦＝−ゎ−ヱ土ヨヨ
ーーーー介ンレ７工・フイ
Claims (1)
- 命令用アドレス発生装置と、これに接続された命令用メ
モリと、これに接続された第一の命令レジスタと、これ
に接続された第二の命令レジスタと、前記第一の命令レ
ジスタに接続されたデータ用アドレス発生装置と、この
データ用アドレス発生装置に接続されたデータ用メモリ
と、前記第二の命令レジスタと前記データ用メモリに接
続されたデータ処理装置を備えだことを特徴とする信号
処理演算プロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23918983A JPS60129837A (ja) | 1983-12-19 | 1983-12-19 | 信号処理演算プロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23918983A JPS60129837A (ja) | 1983-12-19 | 1983-12-19 | 信号処理演算プロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60129837A true JPS60129837A (ja) | 1985-07-11 |
Family
ID=17041035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23918983A Pending JPS60129837A (ja) | 1983-12-19 | 1983-12-19 | 信号処理演算プロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60129837A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63167935A (ja) * | 1986-12-29 | 1988-07-12 | Matsushita Electric Ind Co Ltd | 可変パイプラインプロセツサ |
| JPH03156533A (ja) * | 1989-08-28 | 1991-07-04 | Nec Corp | マイクロプロセッサ |
-
1983
- 1983-12-19 JP JP23918983A patent/JPS60129837A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63167935A (ja) * | 1986-12-29 | 1988-07-12 | Matsushita Electric Ind Co Ltd | 可変パイプラインプロセツサ |
| JPH03156533A (ja) * | 1989-08-28 | 1991-07-04 | Nec Corp | マイクロプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0248931B2 (ja) | ||
| JPS58501560A (ja) | マイクロプロセツサ | |
| JPS60129837A (ja) | 信号処理演算プロセツサ | |
| JPS583040A (ja) | 情報処理装置 | |
| JPH0721793B2 (ja) | 表処理装置 | |
| JPS623338A (ja) | 直接値処理方式 | |
| JPH0222413B2 (ja) | ||
| JP3490191B2 (ja) | 計算機 | |
| JP2581080B2 (ja) | デバック用マイクロプロセッサ | |
| JPH01276233A (ja) | マイクロプロセッサ | |
| JPH05298088A (ja) | マイクロコンピュータ | |
| JPH05100901A (ja) | マイクロコンピユータ | |
| JPS6123245A (ja) | 擬似故障発生装置 | |
| JP3116444B2 (ja) | 半導体計算装置および電子機器 | |
| JPS6250855B2 (ja) | ||
| JPH0364903B2 (ja) | ||
| JPS61161509A (ja) | 高速シ−ケンス演算方式及びその装置 | |
| JPS5998249A (ja) | デイジタル情報処理装置 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPH0546389A (ja) | 並列処理装置 | |
| JPH03164945A (ja) | データ処理装置 | |
| JPS6146857B2 (ja) | ||
| JPS6126693B2 (ja) | ||
| JPH0340075A (ja) | マイクロコンピュータ | |
| JPS619733A (ja) | テスト装置 |