JPS623338A - 直接値処理方式 - Google Patents
直接値処理方式Info
- Publication number
- JPS623338A JPS623338A JP61111739A JP11173986A JPS623338A JP S623338 A JPS623338 A JP S623338A JP 61111739 A JP61111739 A JP 61111739A JP 11173986 A JP11173986 A JP 11173986A JP S623338 A JPS623338 A JP S623338A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- direct value
- bit
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
- G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は命令語中に埋め込まれた直接値から語長と等し
い長さのデータを生成するための直接値処理方式に関す
る。
い長さのデータを生成するための直接値処理方式に関す
る。
多くの高速のプロセッサを使用するにあたって。
このプロセッサによって実行される命令ストリームの中
にデータを埋め込んでおくことはしばしば有益である。
にデータを埋め込んでおくことはしばしば有益である。
たとえば、３２ビツトのプロセッサは３２ビツトのデー
タ・パスとレジスタを持っている。このプロセッサの命
令語長をデータ語長と一致させる様々な利点があること
がわかっている。
タ・パスとレジスタを持っている。このプロセッサの命
令語長をデータ語長と一致させる様々な利点があること
がわかっている。
従って命令語長を３２ビツトとするとデータをメ３２ビ
ット中の一部分のフィールドに埋め込まなければならな
い。明らかに、３２ビツトしかない命令語中に３２ビツ
トのデータ全体を埋め込むことは不可能である。
ット中の一部分のフィールドに埋め込まなければならな
い。明らかに、３２ビツトしかない命令語中に３２ビツ
トのデータ全体を埋め込むことは不可能である。
従来技術においては、長直接値（Ｉｏｎｇｉｒｒｍｅｄ
ｉａｔｅ）オペランド・モードを用いることにより、デ
ータを命令ストリームの中に「間接的に」埋込む技法が
知られている。このような従来技術においては。
ｉａｔｅ）オペランド・モードを用いることにより、デ
ータを命令ストリームの中に「間接的に」埋込む技法が
知られている。このような従来技術においては。
先行するたとえば３２ビツトの命令がプロセッサに対し
て、命令ストリーム中の次の３２ビツトを命令ではなく
３２ビツトのデータとして取扱うように指令する。これ
によれば、データ語全体を命令スｌ−ＩＪ−ム中に埋込
むことはできるが、その一方ではプロセッサの制御ユニ
ットの設計や誤り処理ソフトウェアが複雑となってしま
うという欠点がある。このハードウェアやソフトウェア
の追加が必要となる理由は、もし先行する命令の実行と
次のデータ語のロードとの間にページ・フォルトあるい
は割込が起ったとすると、プロセッサは。
て、命令ストリーム中の次の３２ビツトを命令ではなく
３２ビツトのデータとして取扱うように指令する。これ
によれば、データ語全体を命令スｌ−ＩＪ−ム中に埋込
むことはできるが、その一方ではプロセッサの制御ユニ
ットの設計や誤り処理ソフトウェアが複雑となってしま
うという欠点がある。このハードウェアやソフトウェア
の追加が必要となる理由は、もし先行する命令の実行と
次のデータ語のロードとの間にページ・フォルトあるい
は割込が起ったとすると、プロセッサは。
次の語は命令ではなくデータである。ということを覚え
ておかなければならないからである。
ておかなければならないからである。
本発明はハードウェアやソフトウェアを複雑化すること
なしに、１語長のデータを命令中から生成するための直
接値処理方式を提供することを目的とする。
なしに、１語長のデータを命令中から生成するための直
接値処理方式を提供することを目的とする。
本発明の一実施例の直接値処理方式においては。
特別な誤り処理ハードウェアやソフトウェアを必要とす
ることなしにデータを一対の命令中に埋込むことができ
る。最初の命令として、 ＬＯＡＤ゛ＩＭ−ＭＥＤＩ
ＡＴＥ ＬＥＦＴと呼ばれる命令が与えられる。この命
令中には、命令コードと、ターゲット・レジスタ・アド
レスと、２１ビツトのデータ（直接値）が含まれている
。この命令はその中の２１ビツト・データの右側に１１
個のゼロをパディングしてでき上がる３２ビツト、すな
わち１語長のデータをターゲット・レジスタにロードす
る。次の命令はＡＤＤ ＩＭＭＥＤＩＡＴＥ である。
ることなしにデータを一対の命令中に埋込むことができ
る。最初の命令として、 ＬＯＡＤ゛ＩＭ−ＭＥＤＩ
ＡＴＥ ＬＥＦＴと呼ばれる命令が与えられる。この命
令中には、命令コードと、ターゲット・レジスタ・アド
レスと、２１ビツトのデータ（直接値）が含まれている
。この命令はその中の２１ビツト・データの右側に１１
個のゼロをパディングしてでき上がる３２ビツト、すな
わち１語長のデータをターゲット・レジスタにロードす
る。次の命令はＡＤＤ ＩＭＭＥＤＩＡＴＥ である。
この命令は命令コードと、ターゲット・レジスタ・アド
レスと、１１ビツトの直接値を含む。この後者の命令に
より。
レスと、１１ビツトの直接値を含む。この後者の命令に
より。
１１ビツトの直接値が先行する命令で生成された
・データに対して右詰めで、すなわち下位側に２足
し込まれる。これにより３２ビツト長のデータがターゲ
ット・レジスタ上に完成される。各命令は独立して完了
するので、どんなページ・フォルトや割込みも通常の処
理を行なえる。つまり前述の命令が用いられる。この命
令はソース・レジスタの内容に２１ビツトの左詰めされ
た。つまり語の上位側にそろえられた。直接値を加算し
その結果を所定のレジスタにストアする。この命令には
命令コード、ソース・レジスタ・アドレス、および２１
ビツトの直接値が含まれている。この命令においては直
接値から加算のための３２ビツト長データを生成する際
、右側、つまり下位側、にはＯをパディングし、その結
果をソース・レジスタの内容と加算するのである。この
加算結果は所定のレジスタにストアされる。このレジス
タ中の値はこの命令以降に実行されるメモリ参照命令、
たとえばＬＯＡＤ命令や５ＴＯＲＥ命令、のアドレス修
飾に用いることができる。すなわち上述のレジスタをイ
ンデクス・レジスタとして指定する。１１ピツ令でソー
ス・レジスタとして用いたレジスタ中にメモリ参照命令
中の１１ビツトの直接値から構成される丸々３２ピット
のディスプレースソフトを与えることができるのである
。
・データに対して右詰めで、すなわち下位側に２足
し込まれる。これにより３２ビツト長のデータがターゲ
ット・レジスタ上に完成される。各命令は独立して完了
するので、どんなページ・フォルトや割込みも通常の処
理を行なえる。つまり前述の命令が用いられる。この命
令はソース・レジスタの内容に２１ビツトの左詰めされ
た。つまり語の上位側にそろえられた。直接値を加算し
その結果を所定のレジスタにストアする。この命令には
命令コード、ソース・レジスタ・アドレス、および２１
ビツトの直接値が含まれている。この命令においては直
接値から加算のための３２ビツト長データを生成する際
、右側、つまり下位側、にはＯをパディングし、その結
果をソース・レジスタの内容と加算するのである。この
加算結果は所定のレジスタにストアされる。このレジス
タ中の値はこの命令以降に実行されるメモリ参照命令、
たとえばＬＯＡＤ命令や５ＴＯＲＥ命令、のアドレス修
飾に用いることができる。すなわち上述のレジスタをイ
ンデクス・レジスタとして指定する。１１ピツ令でソー
ス・レジスタとして用いたレジスタ中にメモリ参照命令
中の１１ビツトの直接値から構成される丸々３２ピット
のディスプレースソフトを与えることができるのである
。
第４図に２本発明の実施例に用いることができる典型的
なプロセッサ１のブロック図を示す。プロセッサ１には
命令キャッシュ５を介してメモリ７から命令を受取るＩ
ユニット（制御ユニット）３が含まれている。■ユニッ
ト３はＡＬＵ（算術論理ユニット）９およびレジスタ・
バンク１１を制御する。ＡＬＵ９とレジスターバンク１
１はＣユニット１５を構成し、データ・キャッシュ１３
を介してメモリ７からデータを受取る。レジスタ・バン
ク１１には汎用のレジスタ１７．２１および後述の用途
のために予約されているレジスタ１９等の各種の個別の
レジスタが含まれ−〔いる。
なプロセッサ１のブロック図を示す。プロセッサ１には
命令キャッシュ５を介してメモリ７から命令を受取るＩ
ユニット（制御ユニット）３が含まれている。■ユニッ
ト３はＡＬＵ（算術論理ユニット）９およびレジスタ・
バンク１１を制御する。ＡＬＵ９とレジスターバンク１
１はＣユニット１５を構成し、データ・キャッシュ１３
を介してメモリ７からデータを受取る。レジスタ・バン
ク１１には汎用のレジスタ１７．２１および後述の用途
のために予約されているレジスタ１９等の各種の個別の
レジスタが含まれ−〔いる。
第２人図には３２ビツト長のＬＤＩＬ（ＬＯ入ＤＩＭＭ
ｇＤＩＡ’ｒＥ ＬＥＦＴ）命令３１ノヒツト構成カ示
されている。上位６ビツトはＬＤＩＬ命令であることを
示す命令コードが入っている命令コード・フィールド３
３になっている。ターゲット・フィールド３５には第４
図に汎用のレジスタとして示したターゲット豊レジスタ
１７を指している５ビツトのアドレスが入っている。Ｌ
ＤＩＬ命令の下位２１ビツトは１１接直ｉ′を含む直接
値フィールド３７になっている。この直接値ｉ′が所望
３２ピツト・デ−夕語り上位２１ビツトとなる。
ｇＤＩＡ’ｒＥ ＬＥＦＴ）命令３１ノヒツト構成カ示
されている。上位６ビツトはＬＤＩＬ命令であることを
示す命令コードが入っている命令コード・フィールド３
３になっている。ターゲット・フィールド３５には第４
図に汎用のレジスタとして示したターゲット豊レジスタ
１７を指している５ビツトのアドレスが入っている。Ｌ
ＤＩＬ命令の下位２１ビツトは１１接直ｉ′を含む直接
値フィールド３７になっている。この直接値ｉ′が所望
３２ピツト・デ−夕語り上位２１ビツトとなる。
第２Ｂ図には３２ビツト長のＡＤＩ（ＡＤＤ ＩＭＭＥ
Ｄ−ＩＡＴＥ ）命令４１のビット構成が示されている
。上位６ビツトはＡＤＩ命令であることを示す命令コー
ドが入っている命令コード・フィールド４３である。ソ
ース・フィールド４５およびターゲット・フィールド４
７の両者にはいずれもＬＤＩＬ命令３１でターゲット・
レジスタとして指定された汎用のレジスタ１７の５ビツ
トのアドレスが人っている。これは、ターゲット・レジ
スタ１７の内容ある。もし必要なら、ターゲットφフィ
ールド４７内のアドレスｔを変えることにより、この和
を別のターゲット・レジスタ内にストアすることもでき
る。条件フィールド４９は、このＡＤＩ命令４１０次の
命令がスキップされる条件を示すのに用いて良い。１ビ
ツトの拡張フィールド５１は命令コードを拡張するのに
用いられる。ＡＤＩ命令４１の下位１１ビツトは、所望
の３２ビツト・データ語の下位１１ビツトとなる直接値
ｉ′を含む直接値フィールド５３である。
Ｄ−ＩＡＴＥ ）命令４１のビット構成が示されている
。上位６ビツトはＡＤＩ命令であることを示す命令コー
ドが入っている命令コード・フィールド４３である。ソ
ース・フィールド４５およびターゲット・フィールド４
７の両者にはいずれもＬＤＩＬ命令３１でターゲット・
レジスタとして指定された汎用のレジスタ１７の５ビツ
トのアドレスが人っている。これは、ターゲット・レジ
スタ１７の内容ある。もし必要なら、ターゲットφフィ
ールド４７内のアドレスｔを変えることにより、この和
を別のターゲット・レジスタ内にストアすることもでき
る。条件フィールド４９は、このＡＤＩ命令４１０次の
命令がスキップされる条件を示すのに用いて良い。１ビ
ツトの拡張フィールド５１は命令コードを拡張するのに
用いられる。ＡＤＩ命令４１の下位１１ビツトは、所望
の３２ビツト・データ語の下位１１ビツトとなる直接値
ｉ′を含む直接値フィールド５３である。
第３Ａ図はＬＤＩＬ命令３１およびＡＤＩ命令４１を構
成するためのステップを示すフローチャートである。ス
テップ６１では、ターゲット・レジスタ１７にロードさ
れるべき所望の３２ビツトのデータ語が生成される。こ
の３２ビツトのデータ語は上位２１ビット部分のｉ′お
よび下位１１ビット部のｉ′に分割される。ここで３２
ビツトのデータ語は （ｉ’Ｘ２）＋ｉ’ と定義される。ステップ６３では、データ語の上位２１
ビツトｉ′はＬＤＩＬ命令３１０２１ピットの直接値フ
ィールド３７に書込まれる。ステップ６５では、ターゲ
ット・レジスタ１７の５ビツトのターゲット・アドレス
ｔがＩｊ）ＩＬ命令３１のターゲット・フィールド３５
に書込まれる。ステップ６７と６９では、所望のデータ
語の下位１１ビツトｉ′がＡＤＩ命令４１の１１ビツト
の直接値フィールド５３に書込まれるとともに、ソース
およびターゲット・アドレスが夫々ソース・フィールド
４５およびターゲット・フィールド４７に書込まれる。
成するためのステップを示すフローチャートである。ス
テップ６１では、ターゲット・レジスタ１７にロードさ
れるべき所望の３２ビツトのデータ語が生成される。こ
の３２ビツトのデータ語は上位２１ビット部分のｉ′お
よび下位１１ビット部のｉ′に分割される。ここで３２
ビツトのデータ語は （ｉ’Ｘ２）＋ｉ’ と定義される。ステップ６３では、データ語の上位２１
ビツトｉ′はＬＤＩＬ命令３１０２１ピットの直接値フ
ィールド３７に書込まれる。ステップ６５では、ターゲ
ット・レジスタ１７の５ビツトのターゲット・アドレス
ｔがＩｊ）ＩＬ命令３１のターゲット・フィールド３５
に書込まれる。ステップ６７と６９では、所望のデータ
語の下位１１ビツトｉ′がＡＤＩ命令４１の１１ビツト
の直接値フィールド５３に書込まれるとともに、ソース
およびターゲット・アドレスが夫々ソース・フィールド
４５およびターゲット・フィールド４７に書込まれる。
第３Ｂ図はＬＤＩＬ命令３１とＡＤＩ命令４１の実行中
にとられるステップを示すフローチャートである。ステ
ップ８１で、 ＬＤＩＬ命令３１が読出され、ステップ
８３では直接値ｉ′の右側に１１個のゼロをパディング
して３２ビツトの左詰めされた語が生成される。ステッ
プ８５でこの結果の語が。
にとられるステップを示すフローチャートである。ステ
ップ８１で、 ＬＤＩＬ命令３１が読出され、ステップ
８３では直接値ｉ′の右側に１１個のゼロをパディング
して３２ビツトの左詰めされた語が生成される。ステッ
プ８５でこの結果の語が。
第１Ａ図に示されるように、ターゲット・レジスタ１７
にロードされる。すなわち語の上位２１ビット部１０１
には１′が入り、下位１１ピット部１０３は全て０であ
る。この時点で、 ＬＤＩＬ命令３１は１次のＡＤＩ命
令４１の実行とは独立に、完全に実行が終了する。従っ
て、ステップ８７でのページ・フォルトや割込みは２通
常のやり方で処理されることができる。と言うのはレジ
スタ内容の退避を行なうだけでよいからである。つまり
。
にロードされる。すなわち語の上位２１ビット部１０１
には１′が入り、下位１１ピット部１０３は全て０であ
る。この時点で、 ＬＤＩＬ命令３１は１次のＡＤＩ命
令４１の実行とは独立に、完全に実行が終了する。従っ
て、ステップ８７でのページ・フォルトや割込みは２通
常のやり方で処理されることができる。と言うのはレジ
スタ内容の退避を行なうだけでよいからである。つまり
。
従来技術においては必要であった９次命令が実はデータ
として扱われるべきものであるという定義等の特別なス
テータス情報の退避はここでは必要とされない。
として扱われるべきものであるという定義等の特別なス
テータス情報の退避はここでは必要とされない。
ステップ８９でＡＤＩ命令４１が読出され、ステップ９
１では１１ビツトの直接値１１がターゲット・レジスタ
１７の内容と加算されてその和がターゲット・レジスタ
１７に書戻される。その結果。
１では１１ビツトの直接値１１がターゲット・レジスタ
１７の内容と加算されてその和がターゲット・レジスタ
１７に書戻される。その結果。
第１Ｂ図に示すように、所望のデータ語（’ｒＸ２）ｘ
ｉ′がターゲット・レジスタ１７にストアされる。
ｉ′がターゲット・レジスタ１７にストアされる。
なお、 ＡＤＩ命令４１の実行にあたって、符号拡命令
１１１０ビット構成を示す。ＡＤＩＬ命令は２１ピツト
の左詰めされた値を３２ビツトのソース・レジスタの内
容と加算する。この結果をメモリ診照２命令の１１ビツ
トのディスプレースソフトと組合わせることにより、３
２ビツトの語長いっばいのディスプレースソフトを得る
ことができる。すなわちＡＤＩＬ命令１１１のソース・
レジスタの内容に３２ビツトのディスプレースソフトを
加えた実効アドレスが得られるから、３２ビツトよりも
短かいディスプレースソフトを持ったメモリ参照命令し
かなくても、もう１ステツプの追加で実質的に３２ビツ
トのディスプレースメント付きのメモリ参照命令を持っ
ている場合と同じアドレシング能力を有することができ
る。
１１１０ビット構成を示す。ＡＤＩＬ命令は２１ピツト
の左詰めされた値を３２ビツトのソース・レジスタの内
容と加算する。この結果をメモリ診照２命令の１１ビツ
トのディスプレースソフトと組合わせることにより、３
２ビツトの語長いっばいのディスプレースソフトを得る
ことができる。すなわちＡＤＩＬ命令１１１のソース・
レジスタの内容に３２ビツトのディスプレースソフトを
加えた実効アドレスが得られるから、３２ビツトよりも
短かいディスプレースソフトを持ったメモリ参照命令し
かなくても、もう１ステツプの追加で実質的に３２ビツ
トのディスプレースメント付きのメモリ参照命令を持っ
ている場合と同じアドレシング能力を有することができ
る。
’ ＡＤＩＬ命令の上位６ビツトはＡＤＩＬ命令である
ことを示している命令コード・フィールド１１３になっ
ている。ソースφフィールド１１５は第４図に汎用のレ
ジスタ２１として示されているソース・レジスタの５ビ
ツトのアドレスを含んでいる。
ことを示している命令コード・フィールド１１３になっ
ている。ソースφフィールド１１５は第４図に汎用のレ
ジスタ２１として示されているソース・レジスタの５ビ
ツトのアドレスを含んでいる。
ＡＤＩＬ １１１の下位２１ビツトは直接値ｉを含んで
いる直接値フィールド１１７になっている。この直接値
ｉがソース・レジスタ２１の内容に加算される。
いる直接値フィールド１１７になっている。この直接値
ｉがソース・レジスタ２１の内容に加算される。
第８Ａ図および第８Ｂ図には、３２ピツト長の２つのメ
モリ参照命令であるＬＯＡＤ命令１９１と５ＴＯＲＥ命
令２１１が示されている。両命令は夫々命令コード・フ
ィールド１９３，２１３を含んでいる。両命令はまた夫
々ペース・フィールド１９５゜２１５を含んでいる。ペ
ース・フィールドはアドレス・ディスプレースソフトの
起点となるペース・アドレスを含んでいるペース・レジ
スタのアドレスを指定する。ターゲット・フィールド１
９７はターゲット・レジスタを指定し、またソース・フ
ィールド２１７はソース・レジスタを指定する。
モリ参照命令であるＬＯＡＤ命令１９１と５ＴＯＲＥ命
令２１１が示されている。両命令は夫々命令コード・フ
ィールド１９３，２１３を含んでいる。両命令はまた夫
々ペース・フィールド１９５゜２１５を含んでいる。ペ
ース・フィールドはアドレス・ディスプレースソフトの
起点となるペース・アドレスを含んでいるペース・レジ
スタのアドレスを指定する。ターゲット・フィールド１
９７はターゲット・レジスタを指定し、またソース・フ
ィールド２１７はソース・レジスタを指定する。
空間フィールド１９９および２１９はアドレス空間を特
定する。ディスプレーソフト・フィールド２０１および
２２１は、予約されたレジスター９の内容と加算すべき
１４ビツトのディスプレースソフトを含んでいる。
定する。ディスプレーソフト・フィールド２０１および
２２１は、予約されたレジスター９の内容と加算すべき
１４ビツトのディスプレースソフトを含んでいる。
第６Ａ図はＡＤＩＬ命令およびＬＯＡＤ命令の対を生成
するためのステップを示すフローチャートである。ステ
ップ１３１でソース・レジスタ２１の内容に加算される
べき所望の上位２１ビツトが生成さ、れる。この上位２
１ビツトは、たとえば、後に用いられる特定のアドレス
・ディスプレーソフトあるいはソース・レジスタ２１中
に置かれているデータの修飾のためのデータの一部ある
いは全部 ４□１．１ として用いることができる。ステップ１３３でこ
、７：′、１ ０２１ビツトが直接値フィールド１１７に書込ま
、れ、ステップ１３５ではソース・レジスタ２１０
ンースφアドレスｒがソース・フィールド１１５に書込
まれる。なお、この２１ビツトと加算されるべきソース
・レジスタ２１の内容の準備のための命令あるいは命令
列は別途作成される。命令コードにより、この加算の結
果は予約されたレジスタ１９にストアされることになっ
ているので。
するためのステップを示すフローチャートである。ステ
ップ１３１でソース・レジスタ２１の内容に加算される
べき所望の上位２１ビツトが生成さ、れる。この上位２
１ビツトは、たとえば、後に用いられる特定のアドレス
・ディスプレーソフトあるいはソース・レジスタ２１中
に置かれているデータの修飾のためのデータの一部ある
いは全部 ４□１．１ として用いることができる。ステップ１３３でこ
、７：′、１ ０２１ビツトが直接値フィールド１１７に書込ま
、れ、ステップ１３５ではソース・レジスタ２１０
ンースφアドレスｒがソース・フィールド１１５に書込
まれる。なお、この２１ビツトと加算されるべきソース
・レジスタ２１の内容の準備のための命令あるいは命令
列は別途作成される。命令コードにより、この加算の結
果は予約されたレジスタ１９にストアされることになっ
ているので。
ＡＤＩＬ命令ではこのレジスタ１９を明示する必要はな
い。ステップ１３７ではターゲット・レジスタのアドレ
スがターゲット・フィールドに書込まれ、またステップ
１３９では下位１１ビツトがディスプレースソフト・フ
ィールド２０１に書込まれる。ディスプレースメントｅ
フィールド２０１は１４ピット長だから、この１１ビツ
ト値の左側には３個のＯがパディングされる。１１ビツ
トより長い値を置いた場合には切りつめられる。
い。ステップ１３７ではターゲット・レジスタのアドレ
スがターゲット・フィールドに書込まれ、またステップ
１３９では下位１１ビツトがディスプレースソフト・フ
ィールド２０１に書込まれる。ディスプレースメントｅ
フィールド２０１は１４ピット長だから、この１１ビツ
ト値の左側には３個のＯがパディングされる。１１ビツ
トより長い値を置いた場合には切りつめられる。
第６Ｂ図はＡＤＩＬ命令１１１およびＬＯＡＤ命令１９
１を実行する過程でとられるステップを示すフローチャ
ートである。ステップ１５１でＡＤＩＬ命令１１１が読
出され、ステップ１５３では、第７Ａ図に示されるよう
に、直接値ｌの右側に１１個のＯがパディングされ、上
位２１ビット部１８３にはｉが、また下位１１ビット部
１８５は全て０となる。ステップ、５５および、５□で
、家パディ ｊングされた直接値ｉがソース・
レジスタ２１の内 ′パ・容Ｚと加算されて、
その結果が第７Ｂ図に示され するように予約
されたレジスター９にストアされる。 ゛・その
結果として得られる予約されたレジスター９
゛の内容は （＋Ｘ２）＋Ｚ と定義できる。
１を実行する過程でとられるステップを示すフローチャ
ートである。ステップ１５１でＡＤＩＬ命令１１１が読
出され、ステップ１５３では、第７Ａ図に示されるよう
に、直接値ｌの右側に１１個のＯがパディングされ、上
位２１ビット部１８３にはｉが、また下位１１ビット部
１８５は全て０となる。ステップ、５５および、５□で
、家パディ ｊングされた直接値ｉがソース・
レジスタ２１の内 ′パ・容Ｚと加算されて、
その結果が第７Ｂ図に示され するように予約
されたレジスター９にストアされる。 ゛・その
結果として得られる予約されたレジスター９
゛の内容は （＋Ｘ２）＋Ｚ と定義できる。
ステップ１５９では、 ＬＯＡＤ命令１９１が読出さ
”れ、ステップ１６１では１１ピツトのディス
プレ ′ワ 一スソフト２０１が、フィールド１９５によりべ
、。
”れ、ステップ１６１では１１ピツトのディス
プレ ′ワ 一スソフト２０１が、フィールド１９５によりべ
、。
−ス・レジスタとして指定されたレジスター９（ＡＤＩ
Ｌ命令１１１における予約されたレジスタ）の
９：二 内、容と加算される（これが実効アドレスとなる）。
゛う：もし命令コード・フィールド１９３で、レ
ジスタ ′、・こ １９の内容を修飾する（ ｍｏｄｉｆｙ ）ことが指定
さ □・れていれば、ステップ１６５において
この和がべ パ゛□−７，７つ７．、、オヶゎ
あ＋ゎあゎえ７つ７２ ”゛で］５ １９に書戻される。ペース・レジスタ・フィール
″いド１９５は、このＬＯＡＤ命令１９１のに一ス
・レジスタとしてＡＤＩＬ命令１１１の予約された
レジスタを指定しているのである。
Ｌ命令１１１における予約されたレジスタ）の
９：二 内、容と加算される（これが実効アドレスとなる）。
゛う：もし命令コード・フィールド１９３で、レ
ジスタ ′、・こ １９の内容を修飾する（ ｍｏｄｉｆｙ ）ことが指定
さ □・れていれば、ステップ１６５において
この和がべ パ゛□−７，７つ７．、、オヶゎ
あ＋ゎあゎえ７つ７２ ”゛で］５ １９に書戻される。ペース・レジスタ・フィール
″いド１９５は、このＬＯＡＤ命令１９１のに一ス
・レジスタとしてＡＤＩＬ命令１１１の予約された
レジスタを指定しているのである。
以上説明したように２本発明によれば直接値を上位側に
詰めたデータを発生することにより、単語長命令だけを
用いて簡単に１語長データを発生することができる。な
お念のため言及しておけば。
詰めたデータを発生することにより、単語長命令だけを
用いて簡単に１語長データを発生することができる。な
お念のため言及しておけば。
ここでデータとはアドレスも含む広い概念であることは
これまでの説明から明らかであろう。
これまでの説明から明らかであろう。
第１Ａ図および第１Ｂ図は本発明の一実施例によって生
成されるデータを示す図、第２Ａ図および第２Ｂ図は本
発明の一実施例で使用される命令のビット構成を示す図
、第３Ａ図および第３Ｂ図は第２Ａ図および第２Ｂ図に
示される命令の生成および実行のためのステップを示す
図、第４図は本発明の一実施例および他の実施例に用い
ることができるプロセッサのブロック図、第５図、第８
Ａ図および第８Ｂ図は本発明の他の実施例に用いられる
命令のビット構成を示す図、第６Ａ図および第６Ｂ図は
第５図、第８Ａ図および第８Ｂ図に示される命令の生成
および実行のためのステップを示す図、第７Ａ図および
第７Ｂ図は本発明の他の実施例によって生成されるデー
タを示す図である。 ３１ ： ＬＤＩＬ命令。 ３７．５３，１１７：直接値フィールド４１、ＡＤＩ命
令。 １０１．１８３ ：上位２１ビット部。 １０３．１８５ ：下位１１ビット部。 １１１：ＡＤＩＬ命令。 １９１：ＬＯＡＤ命令。 ２０１．２１１ ： ディスプレースソフト・フィール
ド。 ２１１ ： ５ＴＯＲＥ命令。
成されるデータを示す図、第２Ａ図および第２Ｂ図は本
発明の一実施例で使用される命令のビット構成を示す図
、第３Ａ図および第３Ｂ図は第２Ａ図および第２Ｂ図に
示される命令の生成および実行のためのステップを示す
図、第４図は本発明の一実施例および他の実施例に用い
ることができるプロセッサのブロック図、第５図、第８
Ａ図および第８Ｂ図は本発明の他の実施例に用いられる
命令のビット構成を示す図、第６Ａ図および第６Ｂ図は
第５図、第８Ａ図および第８Ｂ図に示される命令の生成
および実行のためのステップを示す図、第７Ａ図および
第７Ｂ図は本発明の他の実施例によって生成されるデー
タを示す図である。 ３１ ： ＬＤＩＬ命令。 ３７．５３，１１７：直接値フィールド４１、ＡＤＩ命
令。 １０１．１８３ ：上位２１ビット部。 １０３．１８５ ：下位１１ビット部。 １１１：ＡＤＩＬ命令。 １９１：ＬＯＡＤ命令。 ２０１．２１１ ： ディスプレースソフト・フィール
ド。 ２１１ ： ５ＴＯＲＥ命令。
Claims (1)
- 【特許請求の範囲】 命令語中に埋め込まれた１語長よりも短かい直接値から
１語長のデータを生成する直接値処理方式において、 前記直接値を語の上位桁側に詰めたデータを生成するこ
とを特徴とする直接値処理方式。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US75037685A | 1985-06-28 | 1985-06-28 | |
| US750376 | 1985-06-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS623338A true JPS623338A (ja) | 1987-01-09 |
Family
ID=25017619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61111739A Pending JPS623338A (ja) | 1985-06-28 | 1986-05-15 | 直接値処理方式 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0206655A3 (ja) |
| JP (1) | JPS623338A (ja) |
| KR (1) | KR870000641A (ja) |
| CN (1) | CN86103765A (ja) |
| AU (1) | AU5917286A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6488838A (en) * | 1987-09-30 | 1989-04-03 | Takeshi Sakamura | Data processor |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7376814B1 (en) * | 1999-09-07 | 2008-05-20 | Nxp B.V. | Method for forming variable length instructions in a processing system |
| KR20030073955A (ko) * | 2002-03-14 | 2003-09-19 | 학교법인 경희대학교 | 경혈부에 침자극이 가능한 초음파 침 시스템 |
| US9292291B2 (en) | 2012-03-28 | 2016-03-22 | International Business Machines Corporation | Instruction merging optimization |
| US10768930B2 (en) * | 2014-02-12 | 2020-09-08 | MIPS Tech, LLC | Processor supporting arithmetic instructions with branch on overflow and methods |
| CN109992529B (zh) * | 2018-01-03 | 2021-07-16 | 华为技术有限公司 | 虚拟地址确定方法及装置、处理器、存储介质 |
-
1986
- 1986-05-15 JP JP61111739A patent/JPS623338A/ja active Pending
- 1986-06-02 CN CN198686103765A patent/CN86103765A/zh active Pending
- 1986-06-12 EP EP86304496A patent/EP0206655A3/en not_active Withdrawn
- 1986-06-24 AU AU59172/86A patent/AU5917286A/en not_active Abandoned
- 1986-06-27 KR KR1019860005173A patent/KR870000641A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6488838A (en) * | 1987-09-30 | 1989-04-03 | Takeshi Sakamura | Data processor |
Also Published As
| Publication number | Publication date |
|---|---|
| AU5917286A (en) | 1987-01-08 |
| EP0206655A2 (en) | 1986-12-30 |
| EP0206655A3 (en) | 1988-11-02 |
| KR870000641A (ko) | 1987-02-19 |
| CN86103765A (zh) | 1986-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679363B2 (ja) | マイクロプロセッサ | |
| JP2554050B2 (ja) | デ−タ処理方法 | |
| JPH0827716B2 (ja) | データ処理装置及びデータ処理方法 | |
| EP0772819B1 (en) | Apparatus and method for efficiently determining addresses for misaligned data stored in memory | |
| JPS6232503B2 (ja) | ||
| US6687808B2 (en) | Data processor using indirect register addressing | |
| JPH11272546A (ja) | 可変長レジスタ装置 | |
| EP0525831B1 (en) | Method and apparatus for enabling a processor to coordinate with a coprocessor in the execution of an instruction which is in the intruction stream of the processor. | |
| JPS623338A (ja) | 直接値処理方式 | |
| JP2993975B2 (ja) | 中央演算処理装置 | |
| JP2565495B2 (ja) | デ−タ処理システム | |
| JPH01183736A (ja) | 情報処理装置 | |
| US5187782A (en) | Data processing system | |
| JPH0218729B2 (ja) | ||
| JP2583506B2 (ja) | データ処理装置 | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JP2915680B2 (ja) | Ｒｉｓｃプロセッサ | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| CN118647971A (zh) | 用于执行存储器存取操作的技术 | |
| JPH03204029A (ja) | 情報処理装置 | |
| JPS63113635A (ja) | デ−タ処理装置 | |
| JPS63206834A (ja) | 命令制御におけるエラ−検出処理方式 | |
| JPS61267135A (ja) | デ−タ処理装置 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPS61279935A (ja) | プログラム処理方式 |