JPS58205256A - データ処理方法 - Google Patents
データ処理方法Info
- Publication number
- JPS58205256A JPS58205256A JP57088204A JP8820482A JPS58205256A JP S58205256 A JPS58205256 A JP S58205256A JP 57088204 A JP57088204 A JP 57088204A JP 8820482 A JP8820482 A JP 8820482A JP S58205256 A JPS58205256 A JP S58205256A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- word
- address
- contents
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子計算機に使用されるデータ処理装置に関し
、語数の一定でない複数個の命令を持った電子計算機の
相対アドレス計算の起点を命令の第１語目としても高速
なアドレス計算を可能とし、さらに命令の再実行を容易
にできるデータ処理装置の提供を目的とする。
、語数の一定でない複数個の命令を持った電子計算機の
相対アドレス計算の起点を命令の第１語目としても高速
なアドレス計算を可能とし、さらに命令の再実行を容易
にできるデータ処理装置の提供を目的とする。
第１図は各種命令１１．Ｉ２．Ｉ３の構成を示すもので
、これらの命令を実行する場合を例にとって以下に説明
する。各命令は、命令の種類を区別するためのフィール
ド（ＯＰフィールド）、レジスタ番号を指定するフィー
ルド（Ｒ、ＲｄとＲｓフィールド）、及び主記憶装置の
アドレスを生成するだめのフィールド（Ｄフィールド）
の組み合せで構成される。図中の命令１１は、主記憶装
置からデータをロードしてレジスタへ格納するＬｏａｄ
命令、命令Ｉ２は、Ｄフィールドで示された量だけ分岐
するＢｒａｎｃｈ命令、そして命令１３は、レジスタと
レジスタとの間で加算処理を行なうＡｄｄ命令であると
する。Ｄフィールドは、ここでは現在実行中の命令の存
在するアドレスからの相対的な変位量を表わしており、
その起点は、現在実行中の命令の第１語目であるか第２
語目であるか処理方式により異なる。第２図ｄは、相対
アドレス計算の起点が命令の第１語目を示す場合、同図
すは、第２語目、即ちＤフィールドを示す場合を表わし
ている。相対アドレスとして同じアドレスを示す場合の
Ｄフィールドの値は、同図すより同図ａの方が１語分だ
け大きくなる。相対アドレス計算の起点をどちらにする
ことも可能であるが、従来の方式では、第２語目を起点
とした方が処理が簡単なだめ、一般にこちらを採用する
ことが多い。
、これらの命令を実行する場合を例にとって以下に説明
する。各命令は、命令の種類を区別するためのフィール
ド（ＯＰフィールド）、レジスタ番号を指定するフィー
ルド（Ｒ、ＲｄとＲｓフィールド）、及び主記憶装置の
アドレスを生成するだめのフィールド（Ｄフィールド）
の組み合せで構成される。図中の命令１１は、主記憶装
置からデータをロードしてレジスタへ格納するＬｏａｄ
命令、命令Ｉ２は、Ｄフィールドで示された量だけ分岐
するＢｒａｎｃｈ命令、そして命令１３は、レジスタと
レジスタとの間で加算処理を行なうＡｄｄ命令であると
する。Ｄフィールドは、ここでは現在実行中の命令の存
在するアドレスからの相対的な変位量を表わしており、
その起点は、現在実行中の命令の第１語目であるか第２
語目であるか処理方式により異なる。第２図ｄは、相対
アドレス計算の起点が命令の第１語目を示す場合、同図
すは、第２語目、即ちＤフィールドを示す場合を表わし
ている。相対アドレスとして同じアドレスを示す場合の
Ｄフィールドの値は、同図すより同図ａの方が１語分だ
け大きくなる。相対アドレス計算の起点をどちらにする
ことも可能であるが、従来の方式では、第２語目を起点
とした方が処理が簡単なだめ、一般にこちらを採用する
ことが多い。
第３図は、従来のデータ処理装置のブロック図である。
第３図に於いて、３１は命令カウンタ（ＩＣ）、３２は
主記憶装置（ＭＥＭ）、３３は命令レジスタ（ＩＲ）、
３４は命令を解釈するデコーダ部（ＤＥＣ）、そして３
５は命令に従ってデータを処理するブロック（ＲＡＬＵ
） である。第３図で示されるようなデータ処理装置で
、実際に命令を実行する過程を第１図で示される命令を
例にとって、相対アドレス計算の起点が命令の第２語目
の場合について以下に説明する。
主記憶装置（ＭＥＭ）、３３は命令レジスタ（ＩＲ）、
３４は命令を解釈するデコーダ部（ＤＥＣ）、そして３
５は命令に従ってデータを処理するブロック（ＲＡＬＵ
） である。第３図で示されるようなデータ処理装置で
、実際に命令を実行する過程を第１図で示される命令を
例にとって、相対アドレス計算の起点が命令の第２語目
の場合について以下に説明する。
最初に工１のＬｏａｃｌ命令の場合は次の様になる。
ただし、命令の実行を開始する前に、ＩＣ３１には、そ
の命令の第１語目のアドレスが格納されているとする。
の命令の第１語目のアドレスが格納されているとする。
まず、■ＩＣ３，１の内容をアドレスとしＭＥＭ３２が
アクセスさ、ｐ、読み出されたデータがｌＲ３３に格納
され、ＤＥＣ３４にて、この命令が２語命令であること
が解釈される。■命令の第２語目を読み出すために、Ｉ
Ｃ３１の内容が増り口され、第２語目を示すアドレス値
に設定される。■ＩＣ３１の内容をアドレスとし、ＭＥ
Ｍ３２がアクセスされ、命令の第２語目であるＤフィー
ルドが読み出される。■このデータとＩＣ３１の内容と
で加算が行なわれ、相対アドレスが得られる。０次の命
令を読み出すだめに、ＩＣ３１の内容が増加され、次の
命令の第１語目のアドレス値に設定される。■上記で得
られた相対アドレスによりＭＥＭ３２がアクセスされ、
読み出されたデータが、Ｒフィールドで指定されたレジ
スタに格納される。
アクセスさ、ｐ、読み出されたデータがｌＲ３３に格納
され、ＤＥＣ３４にて、この命令が２語命令であること
が解釈される。■命令の第２語目を読み出すために、Ｉ
Ｃ３１の内容が増り口され、第２語目を示すアドレス値
に設定される。■ＩＣ３１の内容をアドレスとし、ＭＥ
Ｍ３２がアクセスされ、命令の第２語目であるＤフィー
ルドが読み出される。■このデータとＩＣ３１の内容と
で加算が行なわれ、相対アドレスが得られる。０次の命
令を読み出すだめに、ＩＣ３１の内容が増加され、次の
命令の第１語目のアドレス値に設定される。■上記で得
られた相対アドレスによりＭＥＭ３２がアクセスされ、
読み出されたデータが、Ｒフィールドで指定されたレジ
スタに格納される。
Ｌｏａｄ命令はこのようにして■〜■の過程を経て実行
されるが、工２のＢｒａｎｃ’ｈ命令を実行する場合は
、前述の■の過程で有効ア下レスがＩＣ３１に格納され
、このアドレスが次に実行すべき命令の第１語目を指し
示すことになる。また、工３の１１１□ Ａｃ１ｄ命令の実行では１．■の過程に於い゛てＤＥＣ
３４により、この命令は１語命令であると解釈されるた
め■〜■の過程がなく、■の過程に於いて、Ｒｄフィー
ルドとＲｓ フィールドで指定されたレジスタ間での加
算動作がＲＡＬＵ３５にて行なわれる。
されるが、工２のＢｒａｎｃ’ｈ命令を実行する場合は
、前述の■の過程で有効ア下レスがＩＣ３１に格納され
、このアドレスが次に実行すべき命令の第１語目を指し
示すことになる。また、工３の１１１□ Ａｃ１ｄ命令の実行では１．■の過程に於い゛てＤＥＣ
３４により、この命令は１語命令であると解釈されるた
め■〜■の過程がなく、■の過程に於いて、Ｒｄフィー
ルドとＲｓ フィールドで指定されたレジスタ間での加
算動作がＲＡＬＵ３５にて行なわれる。
以上の従来の装置では、相対アドレス計算の起点は、命
令の第２語目であったが、プログラムを作成する場合、
この起点は命令の第１語目となっていた方が自然シて考
えられる。これを従来の装置を用いて第１語目とするた
めには、前述の■の過程の処理が異なる。即ち、■の過
程に於いては、既に■の過程でＩＣ３１の内容はいくつ
か増加しているため、増加した数をｎ（一般に増加する
数ｎはＭＥＭ３２の構成により異なる）とすれば、（Ｉ
Ｃ）−ｎ−）Ｄの計算を行なわなければならない。
令の第２語目であったが、プログラムを作成する場合、
この起点は命令の第１語目となっていた方が自然シて考
えられる。これを従来の装置を用いて第１語目とするた
めには、前述の■の過程の処理が異なる。即ち、■の過
程に於いては、既に■の過程でＩＣ３１の内容はいくつ
か増加しているため、増加した数をｎ（一般に増加する
数ｎはＭＥＭ３２の構成により異なる）とすれば、（Ｉ
Ｃ）−ｎ−）Ｄの計算を行なわなければならない。
この計算は、２人力の２進全加算器では２回の加算動作
が必要となり、相対アドレス計算が遅くなってしまう。
が必要となり、相対アドレス計算が遅くなってしまう。
このため、命令の実行時間を少しでも速くするために、
第３図のような従来のデータ処理装置では、相対アドレ
ス計算の起点は命令の第２語目とすることが多かった。
第３図のような従来のデータ処理装置では、相対アドレ
ス計算の起点は命令の第２語目とすることが多かった。
また、命令を実行中に何らかの異常が発生し、その命令
を再実行しなければならない場合、例えば、第１図のＩ
１ （Ｌｏａｄ）命令の実行の■の過程でパリティエ
ラーが発生した場合には、もう一度同じ命令を実行する
ことが望ましい。しかし、この時ＩＣ３１の内容は次の
命令の第１語目を指し示しており、まだ、異常の発生し
た命令が１語命令の場合とそうでない場合があり得、Ｉ
Ｃ３１の内容を実行中■命令の第１語目にする時、ＩＣ
３１の内容から減する数が異なるため、異常の発生した
時点でのＩＣ３１の内容から、再実行すべき命令の第１
語目のアドレスを生成することは難しい。
を再実行しなければならない場合、例えば、第１図のＩ
１ （Ｌｏａｄ）命令の実行の■の過程でパリティエ
ラーが発生した場合には、もう一度同じ命令を実行する
ことが望ましい。しかし、この時ＩＣ３１の内容は次の
命令の第１語目を指し示しており、まだ、異常の発生し
た命令が１語命令の場合とそうでない場合があり得、Ｉ
Ｃ３１の内容を実行中■命令の第１語目にする時、ＩＣ
３１の内容から減する数が異なるため、異常の発生した
時点でのＩＣ３１の内容から、再実行すべき命令の第１
語目のアドレスを生成することは難しい。
本発明は、上記２つの問題点を解決するためになされた
ものであって、相対アドレス計算の起点を命令の第１語
目としても、相対アドレス計算に１回の加算動作しか必
要とせず、更に、異常発生時に再実行すべき命令の第１
語目のアドレスが簡単に得られるデータ処理装置を提供
することを目的とする。
ものであって、相対アドレス計算の起点を命令の第１語
目としても、相対アドレス計算に１回の加算動作しか必
要とせず、更に、異常発生時に再実行すべき命令の第１
語目のアドレスが簡単に得られるデータ処理装置を提供
することを目的とする。
以下に本発明の一実施例を図面を用いて説明する。
第４図は、本発明のデータ処理装置の一実施例を示すブ
ロック図である。第４図に於いて、４１ａと４１ｂ以外
、即ち、４２〜４５は、第３図の３２〜３６と同様の機
能を有する、４１ａは、命令を読み出すだめのアドレス
を格納しておく命令カウンタ（ＩＣ）であり、ＭＥＭ４
２からデータを１語読み出す毎に内容が増加され、次の
語のアドレス値が格納される。４１ｂは、ＩＣ４１ａの
バッファカウンタ（−１ＣＢ）であり、プログラムを実
行し始める時は、最初の命令の実行に先立ってＩＣ４１
ａと同様、その命令の第１語口のアドレス値が格納され
る。また、ＩＣＢ４１ｂの内容の更新ｉｄ、ＩＣ４１ａ
とは違い、１つの命令の実行に伴なって行なわれる。即
ち、分岐命令以外の命令の実行では、実行の終了時点で
、ＩＣ４１ａの内容７ｊ：ＩＣＢ４１ｂｔｇ格納すｈ
（Ｉ Ｃ４１ａ Ｋは次に実行すべき命令の第１語口の
アドレスが格納されている）１分岐命令の実行では、計
算された相対アドレス値が、前述の■の過程でＩＣ４１
ａ□ に格納されるのと１司時にＩＣ４１ａ□も格納される。
ロック図である。第４図に於いて、４１ａと４１ｂ以外
、即ち、４２〜４５は、第３図の３２〜３６と同様の機
能を有する、４１ａは、命令を読み出すだめのアドレス
を格納しておく命令カウンタ（ＩＣ）であり、ＭＥＭ４
２からデータを１語読み出す毎に内容が増加され、次の
語のアドレス値が格納される。４１ｂは、ＩＣ４１ａの
バッファカウンタ（−１ＣＢ）であり、プログラムを実
行し始める時は、最初の命令の実行に先立ってＩＣ４１
ａと同様、その命令の第１語口のアドレス値が格納され
る。また、ＩＣＢ４１ｂの内容の更新ｉｄ、ＩＣ４１ａ
とは違い、１つの命令の実行に伴なって行なわれる。即
ち、分岐命令以外の命令の実行では、実行の終了時点で
、ＩＣ４１ａの内容７ｊ：ＩＣＢ４１ｂｔｇ格納すｈ
（Ｉ Ｃ４１ａ Ｋは次に実行すべき命令の第１語口の
アドレスが格納されている）１分岐命令の実行では、計
算された相対アドレス値が、前述の■の過程でＩＣ４１
ａ□ に格納されるのと１司時にＩＣ４１ａ□も格納される。
このように本実施例では、ＩＣＢ４１ｂの内容は、常時
、実行する命令の第１語口のアドレスが格納されている
ことになる。このことにより命令の実行中に何らかの異
常が発生した場合、ＩＣＢ４１ｂの内容を変更しない限
り、再実行すべき命令の第１語口のアドレスは工ＣＢ４
１ｂに保持される。従って、■ＣＢ４１ｂの内容をＩＣ
４１ａに移して命令の実行を始めることにより、異常の
発生した命令の再実行が可能となる。また、相対アドレ
ス計算の起点を命令の第１語口とするのも、■ＣＢ４１
ｂに実行中の命令の第１語口のアドレスが保持されてい
るため、前述の■の過程でＩＣの代りｖｃＩｃＢ４１ｂ
を用いれば、この場合でも１回の刀り算動作のみで相対
アドレス計算が可能となる。
、実行する命令の第１語口のアドレスが格納されている
ことになる。このことにより命令の実行中に何らかの異
常が発生した場合、ＩＣＢ４１ｂの内容を変更しない限
り、再実行すべき命令の第１語口のアドレスは工ＣＢ４
１ｂに保持される。従って、■ＣＢ４１ｂの内容をＩＣ
４１ａに移して命令の実行を始めることにより、異常の
発生した命令の再実行が可能となる。また、相対アドレ
ス計算の起点を命令の第１語口とするのも、■ＣＢ４１
ｂに実行中の命令の第１語口のアドレスが保持されてい
るため、前述の■の過程でＩＣの代りｖｃＩｃＢ４１ｂ
を用いれば、この場合でも１回の刀り算動作のみで相対
アドレス計算が可能となる。
以上のように本発明は、命令の１語を処理する毎に内容
が増加する第１のカウンタと、１命令の処理が終了した
時点で第１のカウンタの内容が入る第２のカウンタとを
備えることにより、相対アドレス計算の起点を命令の第
１語口としても、高速なアドレス計算が可能であり、更
に、命令の再実行時１・で、その命令の第１語口のアド
レスを簡単に得ることができる。
が増加する第１のカウンタと、１命令の処理が終了した
時点で第１のカウンタの内容が入る第２のカウンタとを
備えることにより、相対アドレス計算の起点を命令の第
１語口としても、高速なアドレス計算が可能であり、更
に、命令の再実行時１・で、その命令の第１語口のアド
レスを簡単に得ることができる。
第１図は実行する命令の一例を示す図、第２図ａ、ｂは
相対アドレスを説明するだめの図、第３図は従来のデー
タ処理装置のブロック図、第４図は本発明のデータ処理
装置の一実施例を示すブロック図である。 ４１ａ・・・命令カウンタ、４１ｂ・・・・命令カウン
タのバッファ、４２ ・主記憶装置、４３−・・−命令
レジスタ、４４−−デコーダ部、４６・・−デ〜りを処
理する部分。 代理人の氏名 弁理士 中 尾 敏 男 琢か１名第１
図 第２図 （Ｌｌ （ｂ＋
相対アドレスを説明するだめの図、第３図は従来のデー
タ処理装置のブロック図、第４図は本発明のデータ処理
装置の一実施例を示すブロック図である。 ４１ａ・・・命令カウンタ、４１ｂ・・・・命令カウン
タのバッファ、４２ ・主記憶装置、４３−・・−命令
レジスタ、４４−−デコーダ部、４６・・−デ〜りを処
理する部分。 代理人の氏名 弁理士 中 尾 敏 男 琢か１名第１
図 第２図 （Ｌｌ （ｂ＋
Claims (1)
- 命令の１語を処理する毎に内容が増加される第１のカウ
ンタと、１命令処理する毎に前記第１のカウンタの内容
が格納される第２のカウンタとが主記憶部に結続されて
なることを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57088204A JPS58205256A (ja) | 1982-05-24 | 1982-05-24 | データ処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57088204A JPS58205256A (ja) | 1982-05-24 | 1982-05-24 | データ処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58205256A true JPS58205256A (ja) | 1983-11-30 |
Family
ID=13936368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57088204A Pending JPS58205256A (ja) | 1982-05-24 | 1982-05-24 | データ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58205256A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61157946A (ja) * | 1984-12-29 | 1986-07-17 | Sony Corp | マイクロコンピユ−タ |
| JPS63113634A (ja) * | 1986-10-30 | 1988-05-18 | Nec Corp | プログラムカウンタ相対アドレス計算方式 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509621A (ja) * | 1973-04-12 | 1975-01-31 | ||
| JPS5016837B1 (ja) * | 1969-03-14 | 1975-06-16 | ||
| JPS5145946A (ja) * | 1974-10-17 | 1976-04-19 | Fujitsu Ltd | Deetashorishisutemu |
| JPS5193840A (ja) * | 1975-02-17 | 1976-08-17 | ||
| JPS54109347A (en) * | 1978-02-15 | 1979-08-27 | Nec Corp | Microprogram sequence control circuit |
| JPS55150046A (en) * | 1979-05-11 | 1980-11-21 | Hitachi Ltd | Retrying system for data processor |
-
1982
- 1982-05-24 JP JP57088204A patent/JPS58205256A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5016837B1 (ja) * | 1969-03-14 | 1975-06-16 | ||
| JPS509621A (ja) * | 1973-04-12 | 1975-01-31 | ||
| JPS5145946A (ja) * | 1974-10-17 | 1976-04-19 | Fujitsu Ltd | Deetashorishisutemu |
| JPS5193840A (ja) * | 1975-02-17 | 1976-08-17 | ||
| JPS54109347A (en) * | 1978-02-15 | 1979-08-27 | Nec Corp | Microprogram sequence control circuit |
| JPS55150046A (en) * | 1979-05-11 | 1980-11-21 | Hitachi Ltd | Retrying system for data processor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61157946A (ja) * | 1984-12-29 | 1986-07-17 | Sony Corp | マイクロコンピユ−タ |
| JPS63113634A (ja) * | 1986-10-30 | 1988-05-18 | Nec Corp | プログラムカウンタ相対アドレス計算方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0437927A (ja) | プロセッサの処理方法 | |
| JP3237858B2 (ja) | 演算装置 | |
| JPS59231652A (ja) | メモリアクセス・オ−バラツプ検出方式 | |
| JPS58205256A (ja) | データ処理方法 | |
| JPS58178464A (ja) | 並列演算処理装置 | |
| JPH06124207A (ja) | サブルーチン分岐命令実行方法 | |
| JP3043861B2 (ja) | データ処理装置 | |
| JP3115428B2 (ja) | パイプライン制御方法 | |
| JPH03269628A (ja) | 例外処理方式 | |
| JPS5995646A (ja) | 演算制御装置 | |
| JPS62282338A (ja) | デ−タ処理装置における移送命令の再試行方式 | |
| JPS61100836A (ja) | 移動命令論理比較命令処理方式 | |
| JPS6123245A (ja) | 擬似故障発生装置 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPH01303565A (ja) | データ処理装置 | |
| JPS6149695B2 (ja) | ||
| JPS5875250A (ja) | デジタル情報処理装置 | |
| JPS60122442A (ja) | メモリ処理装置 | |
| JPS5924347A (ja) | マイクロ命令実行制御方法 | |
| JPS59220844A (ja) | 命令再実行制御方式 | |
| JPH0561669A (ja) | 半導体計算装置および電子機器 | |
| JPH03164945A (ja) | データ処理装置 | |
| JPH0234058B2 (ja) | ||
| JPS6361341A (ja) | プログラムデバツグ装置 | |
| JPS62269235A (ja) | 情報処理装置 |