JPS5998249A - デイジタル情報処理装置 - Google Patents
デイジタル情報処理装置Info
- Publication number
- JPS5998249A JPS5998249A JP20613182A JP20613182A JPS5998249A JP S5998249 A JPS5998249 A JP S5998249A JP 20613182 A JP20613182 A JP 20613182A JP 20613182 A JP20613182 A JP 20613182A JP S5998249 A JPS5998249 A JP S5998249A
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- control
- register
- matrix
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ディジタル情報処理装置に関する。
マイクロプログラム制御のディジタル情報処理装置にお
いては、その情報処理がハードワイヤドロシックに代え
、静的機能ユニットの選択制御及び順序制御を行うマイ
クロ命令により実現される。
いては、その情報処理がハードワイヤドロシックに代え
、静的機能ユニットの選択制御及び順序制御を行うマイ
クロ命令により実現される。
すなわち、特定のプログラム命令語に対してどの静的ユ
ニットをいつどのような制御順序で機能させるかをマイ
クロ命令により実現する。このようにマイクロプログラ
ム制御の情報処理装置では、従来のワイヤドロシック（
布線論理）による制御回路をコントロールストレージ中
の一連のマイクロプログラムに置き換えるものである。
ニットをいつどのような制御順序で機能させるかをマイ
クロ命令により実現する。このようにマイクロプログラ
ム制御の情報処理装置では、従来のワイヤドロシック（
布線論理）による制御回路をコントロールストレージ中
の一連のマイクロプログラムに置き換えるものである。
本願発明者は、所定の情報処理プログラムを作成するに
あたって、特定のプログラム語は、ある一部のプログラ
ムに集中しており、他のプログラムではあまり使われな
いとうことを見い出した。
あたって、特定のプログラム語は、ある一部のプログラ
ムに集中しており、他のプログラムではあまり使われな
いとうことを見い出した。
例えば、表示に関する処理と、演算に関する処理とでは
、使用する静的ユニットが異なるため、そのマイクロ命
令も必然的に異なるものとなる。
、使用する静的ユニットが異なるため、そのマイクロ命
令も必然的に異なるものとなる。
そこで、特定のプログラム語に対する上記マイクロ命令
を一連の情報処理毎に変更できるようにすることを考え
た。
を一連の情報処理毎に変更できるようにすることを考え
た。
この発明の目的は、マイクロ命令を形成するインストラ
クションデコーダの簡素化を図ったディジタル情報処理
装置を提供することにある。
クションデコーダの簡素化を図ったディジタル情報処理
装置を提供することにある。
この発明の伯の目的は、情報処理プログラムの簡素化を
図ることのできるディジタル情報処理装置を提供するこ
とにある。
図ることのできるディジタル情報処理装置を提供するこ
とにある。
この発明の更に他の目的は、以下の説明及び図面から明
らかになるであろう。
らかになるであろう。
以下、この発明を実施例とともに詳細に説明する。
第１図には、この発明の要部一実施例のブロック図が示
されている。
されている。
命令レジスタｌには、一連のプログラム語が次々に入力
されるものである。この命令レジスタ１に人力されてプ
ログラム語は、次のように解読され、所望の情報処理が
行われる。
されるものである。この命令レジスタ１に人力されてプ
ログラム語は、次のように解読され、所望の情報処理が
行われる。
上記命令レジスタ１のプログラム語は、ゲート２を介し
てレジスタ３に入力される。デコーディングトリー４に
は、図示しないパルス発生回路で形成された一連の制御
パルスφが供給される。上記レジスタ３の命令語に従っ
て上記各パルスは、デコーディングトリー４の１つの出
力線を通り、制御マトリックス（インストラクションデ
コーダ）５に入力される。この制御マトリックス５ば、
選択制御マトリックス５ａと順序制御マトリックス５ｂ
とにより構成される。上記選択制御マトリックス５ａは
、その出力によりマイクロ命令に対応した演算ユニット
、コントロールレジスタ等からなる静的制御フィールド
＆における種々のゲートを操作する。また、順序制御マ
トリックス５ｂは、レジスタ７に次の実行すべきマ・ｆ
クロ命令のアドレス出力する。そして、上記レジスタ３
に入力される。レジスタ３は、条件分岐を示す信号が有
ればこれを参照して、次に実行するマイクロ命令を形成
する。上記同様な動作の繰り返しにより上記命令レジス
タ１０１つのプログラム語に対する１ないし数ステップ
からなるマイクロ命令の実行が終了すると、ゲー１−２
が開き次のプログラム語が取り込まれて、一連の情報処
理プログラムの実行がなされる。
てレジスタ３に入力される。デコーディングトリー４に
は、図示しないパルス発生回路で形成された一連の制御
パルスφが供給される。上記レジスタ３の命令語に従っ
て上記各パルスは、デコーディングトリー４の１つの出
力線を通り、制御マトリックス（インストラクションデ
コーダ）５に入力される。この制御マトリックス５ば、
選択制御マトリックス５ａと順序制御マトリックス５ｂ
とにより構成される。上記選択制御マトリックス５ａは
、その出力によりマイクロ命令に対応した演算ユニット
、コントロールレジスタ等からなる静的制御フィールド
＆における種々のゲートを操作する。また、順序制御マ
トリックス５ｂは、レジスタ７に次の実行すべきマ・ｆ
クロ命令のアドレス出力する。そして、上記レジスタ３
に入力される。レジスタ３は、条件分岐を示す信号が有
ればこれを参照して、次に実行するマイクロ命令を形成
する。上記同様な動作の繰り返しにより上記命令レジス
タ１０１つのプログラム語に対する１ないし数ステップ
からなるマイクロ命令の実行が終了すると、ゲー１−２
が開き次のプログラム語が取り込まれて、一連の情報処
理プログラムの実行がなされる。
この実施例においては、上記制御マトリ・ノクス５をＲ
ＯＭ （リード・オンリー・メモリ）とＲＡＭ（ランダ
ム・アクセス・メモリ）との組合せにより構成する。す
なわち、選択制御マトリ・ノクス５ａは、その大部分を
ＲＯＭＩにより構成し、特殊ンｚ ｉｌｉ’制御動作を
実現するＲＡＭＩを設けるものである。また、順序制御
マトリックス５ｂは、その大部分をＲＯＭ ２により構
成し、特殊な順序制御動作を実現するＲＡＭ２を設ける
ものである。
ＯＭ （リード・オンリー・メモリ）とＲＡＭ（ランダ
ム・アクセス・メモリ）との組合せにより構成する。す
なわち、選択制御マトリ・ノクス５ａは、その大部分を
ＲＯＭＩにより構成し、特殊ンｚ ｉｌｉ’制御動作を
実現するＲＡＭＩを設けるものである。また、順序制御
マトリックス５ｂは、その大部分をＲＯＭ ２により構
成し、特殊な順序制御動作を実現するＲＡＭ２を設ける
ものである。
」−記制御マトリノクス５のＲＡＭＩ、ＲＡＭ２には、
その情報処理プログラムの実行に先だって、その制御動
作及び順序制御が設定される。
その情報処理プログラムの実行に先だって、その制御動
作及び順序制御が設定される。
例えば、第２図のフローチャート図に示すように、電子
式卓上計算機等のような計算処理の動作を実現する場合
には、表示に関する処理プログラムＩ用と、外部コント
ロールに関する処理プログラムＰ２と、演算のみを行う
処理プログラムＰ３とのように分割して、それぞれの処
理プログラムを繰り返して行うものである。
式卓上計算機等のような計算処理の動作を実現する場合
には、表示に関する処理プログラムＩ用と、外部コント
ロールに関する処理プログラムＰ２と、演算のみを行う
処理プログラムＰ３とのように分割して、それぞれの処
理プログラムを繰り返して行うものである。
この場合、上記３つの処理プログラムを実行するにあた
り、この実施例では、マイクロ命令を形成する制御マト
リックスのＲＡＭＩ、ＲＡＭ２に各プログラムでのみに
用いられる特殊な情報処理動作を実現する選択制御動作
及び順序制御動作の設定を上記各プログラムＰ１〜Ｐ３
の実行に先立って行うものである。これにより、共通化
した特定のプログラム語を用いて、最適な選択制御動作
を最小の順序制御のちとに実現することができる。
り、この実施例では、マイクロ命令を形成する制御マト
リックスのＲＡＭＩ、ＲＡＭ２に各プログラムでのみに
用いられる特殊な情報処理動作を実現する選択制御動作
及び順序制御動作の設定を上記各プログラムＰ１〜Ｐ３
の実行に先立って行うものである。これにより、共通化
した特定のプログラム語を用いて、最適な選択制御動作
を最小の順序制御のちとに実現することができる。
したがって、上記各プログラムＰ１〜Ｐ３の作成も簡単
となり、そのプログラムステップ数も削減することがで
きる。これにより、情報処理動作の高速化をも図ること
ができる。
となり、そのプログラムステップ数も削減することがで
きる。これにより、情報処理動作の高速化をも図ること
ができる。
また、制御マトリックス５ば、一般的な動作を実現する
部分ＲＯＭＩ、ＲＯＭ２と、特殊な動作を実現するＲＡ
Ｍ１．ＲＡＭ２とに分けられ、上記特殊な動作を行うＲ
ＡＭＩ、ＲＡＭ２は、その変更により多くの特殊な処理
動作に対して共通に用いることができるので、実質的な
メモリ容量の削減を図ることができる。このことは、上
記ディジタル情報処理装置を１個の半導体集積回路装置
で構成する場合、その−チップサイズの小型化を図る」
−で、極めて有益なものとなる。
部分ＲＯＭＩ、ＲＯＭ２と、特殊な動作を実現するＲＡ
Ｍ１．ＲＡＭ２とに分けられ、上記特殊な動作を行うＲ
ＡＭＩ、ＲＡＭ２は、その変更により多くの特殊な処理
動作に対して共通に用いることができるので、実質的な
メモリ容量の削減を図ることができる。このことは、上
記ディジタル情報処理装置を１個の半導体集積回路装置
で構成する場合、その−チップサイズの小型化を図る」
−で、極めて有益なものとなる。
この発明は、前記実施例に限定されない。
」二記ＲＡＭＩ、ＲＡＭ２への書込み方法は、例えば、
特定の命令語をデコードする等により、自動的に行うも
の等種々の実施形態を採ることができるものである。
特定の命令語をデコードする等により、自動的に行うも
の等種々の実施形態を採ることができるものである。
また、プログラム語の解読して、所望のマイクロ命令を
形成する具体的構成は、例えばｎ０Ｍ１に条件フリップ
フロップからの情報を直接人力するもの等種々の変形を
とることができるものである。
形成する具体的構成は、例えばｎ０Ｍ１に条件フリップ
フロップからの情報を直接人力するもの等種々の変形を
とることができるものである。
この発明は、プ１＋ダラムに従って、所定の情報処理動
作を行うマイクロプロセッサ、電子式卓上６１算［Ｉ
Ｓに）ｌ、＜利用することができるものである。
作を行うマイクロプロセッサ、電子式卓上６１算［Ｉ
Ｓに）ｌ、＜利用することができるものである。
第１図は、この発明の要部一実施例を示すブロック図、
第２図は、その情報処理動作の一例を示すフローチャー
ト図である。 ■・・命令レジスフ、２・・ゲート、３・・レジスフ、
４・・デコーディングトリー、５・・制御マトリックス
、５ａ・・選択制御マトリックス、５ｂ・・順序制御マ
トリックス、６・・静的制御フィールド、７・・レジス
タ
ト図である。 ■・・命令レジスフ、２・・ゲート、３・・レジスフ、
４・・デコーディングトリー、５・・制御マトリックス
、５ａ・・選択制御マトリックス、５ｂ・・順序制御マ
トリックス、６・・静的制御フィールド、７・・レジス
タ
Claims (1)
- 【特許請求の範囲】 １、その一部にＲＡＭを含み、このＲＡＭへの記憶情報
の設定により特定のプログラム命令語に対して任意のマ
イクロ命令を形成するインストラクションデコーダと、
このインストラクションデコーダで形成されたマイクロ
命令によりその選択制御及び順序制御が行われ、所定の
情報処理を行う静的機能ユニットとを含むことを特徴と
するディジタル情報処理装置。 ２、上記情報処理は、電子式卓上計算機を構成するもの
であることを特徴とする特許請求の範囲第１項記載のデ
ィジタル情報処理装置。 ３、上記情報処理は、マイクロプロセッサを構成するも
のであることを特徴とする特許請求の範囲第１項記載の
ディジタル情報処理装置。 ４、上記ディジタル情報処理装置は、１個の半導体集積
回路装置に形成されるものであることを特徴とする特許
請求の範囲第１、第２又は第３項記載のディジタル情報
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20613182A JPS5998249A (ja) | 1982-11-26 | 1982-11-26 | デイジタル情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20613182A JPS5998249A (ja) | 1982-11-26 | 1982-11-26 | デイジタル情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5998249A true JPS5998249A (ja) | 1984-06-06 |
Family
ID=16518293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20613182A Pending JPS5998249A (ja) | 1982-11-26 | 1982-11-26 | デイジタル情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5998249A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293357A (ja) * | 1986-06-11 | 1987-12-19 | Nec Corp | マイクロプログラム評価方式 |
-
1982
- 1982-11-26 JP JP20613182A patent/JPS5998249A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293357A (ja) * | 1986-06-11 | 1987-12-19 | Nec Corp | マイクロプログラム評価方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4307445A (en) | Microprogrammed control apparatus having a two-level control store for data processor | |
| JPS6322336B2 (ja) | ||
| JPS62197830A (ja) | デ−タ処理システム | |
| US3698007A (en) | Central processor unit having simulative interpretation capability | |
| JPH0346850B2 (ja) | ||
| JPS5975347A (ja) | 論理回路のシミユレ−シヨン装置 | |
| JPH11272546A (ja) | 可変長レジスタ装置 | |
| JPS5998249A (ja) | デイジタル情報処理装置 | |
| JPH0721793B2 (ja) | 表処理装置 | |
| JP2567134B2 (ja) | ビットフィールド論理演算処理装置およびそれを具備するモノリシックマイクロプロセッサ | |
| Tredennick | The “cultures” of microprogramming | |
| JPH03271829A (ja) | 情報処理装置 | |
| JPS61114341A (ja) | 処理システム | |
| JPH0353320A (ja) | マイクロプログラム制御方式 | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JPS63293638A (ja) | データ処理装置 | |
| JPS6188337A (ja) | マイクロプログラム制御装置 | |
| JPH03231330A (ja) | メモリアクセス方式 | |
| JP3088956B2 (ja) | 演算装置 | |
| JPS6211938A (ja) | 条件コ−ドの設定装置 | |
| JPS5875250A (ja) | デジタル情報処理装置 | |
| JPH0269826A (ja) | 条件付命令制御方式 | |
| JPH081596B2 (ja) | マイクロプロセッサ | |
| JPH05250156A (ja) | Ｒｉｓｃプロセッサ | |
| JPH01211050A (ja) | 外部メモリを有するプロセッサ |