JP2580877B2 - データフロー計算機のライトモジュール - Google Patents
データフロー計算機のライトモジュールInfo
- Publication number
- JP2580877B2 JP2580877B2 JP2416160A JP41616090A JP2580877B2 JP 2580877 B2 JP2580877 B2 JP 2580877B2 JP 2416160 A JP2416160 A JP 2416160A JP 41616090 A JP41616090 A JP 41616090A JP 2580877 B2 JP2580877 B2 JP 2580877B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- internal
- write
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデータフロー計算機のラ
イトモジュールに関するものである。
イトモジュールに関するものである。
【０００２】
【従来の技術】一般に、電子計算機のソフトウェアを開
発する際にデバッグは不可欠であり、そのためには処理
の途中の演算結果等をメモリにダンプする必要がある。
発する際にデバッグは不可欠であり、そのためには処理
の途中の演算結果等をメモリにダンプする必要がある。
【０００３】ところで、通常の計算機では処理を一時的
に停止することにより、その時点のメモリやレジスタの
内容から処理の途中の演算結果等をダンプすることが可
能であるが、データフロー計算機における処理はデータ
の流れに従って駆動されるため、外部からの指令で処理
を途中で止めることはできない。
に停止することにより、その時点のメモリやレジスタの
内容から処理の途中の演算結果等をダンプすることが可
能であるが、データフロー計算機における処理はデータ
の流れに従って駆動されるため、外部からの指令で処理
を途中で止めることはできない。
【０００４】従って、データフロー計算機において処理
の途中の演算結果等をダンプする場合、従来は、所望の
時点で処理を中断して演算結果等をメモリに出力するよ
うに、プログラムを修正するようにしていた。
の途中の演算結果等をダンプする場合、従来は、所望の
時点で処理を中断して演算結果等をメモリに出力するよ
うに、プログラムを修正するようにしていた。
【０００５】
【発明が解決しようとする課題】上述したように、従来
のデータフロー計算機においては、処理の途中の演算結
果等をダンプする場合にプログラムを書き換えるように
していたため、デバッグしたい箇所が複数ある場合に
は、その数だけテスト用のプログラムを作る必要があ
り、デバッグ効率が非常に悪いという欠点があった。
のデータフロー計算機においては、処理の途中の演算結
果等をダンプする場合にプログラムを書き換えるように
していたため、デバッグしたい箇所が複数ある場合に
は、その数だけテスト用のプログラムを作る必要があ
り、デバッグ効率が非常に悪いという欠点があった。
【０００６】本発明は上記の点に鑑み提案されたもので
あり、その目的とするところは、デバッグのためのダン
プが容易に行えるデータフロー計算機のライトモジュー
ルを提供することにある。
あり、その目的とするところは、デバッグのためのダン
プが容易に行えるデータフロー計算機のライトモジュー
ルを提供することにある。
【０００７】
【課題を解決するための手段】本発明は上記の目的を達
成するため、ライトモジュール宛のデータをデータバス
から取り込み、ＩＤとデータとを抽出するバスインタフ
ェースと、抽出されたＩＤを内部ＩＤに変換するＴＲＳ
テーブルと、内部ＩＤが特定の値の場合に所定のアドレ
スを生成し、それ以外の場合には内部ＩＤをそのまま通
過させるアドレス生成回路と、バスインタフェースで抽
出されたデータをアドレス生成回路で生成されたアドレ
スでメモリに書き込むと共に、内部ＩＤが直接に与えら
れた場合には対になるアドレスとデータとを待ってメモ
リに書き込むアドレス・データ出力回路とを備えるよう
にしている。
成するため、ライトモジュール宛のデータをデータバス
から取り込み、ＩＤとデータとを抽出するバスインタフ
ェースと、抽出されたＩＤを内部ＩＤに変換するＴＲＳ
テーブルと、内部ＩＤが特定の値の場合に所定のアドレ
スを生成し、それ以外の場合には内部ＩＤをそのまま通
過させるアドレス生成回路と、バスインタフェースで抽
出されたデータをアドレス生成回路で生成されたアドレ
スでメモリに書き込むと共に、内部ＩＤが直接に与えら
れた場合には対になるアドレスとデータとを待ってメモ
リに書き込むアドレス・データ出力回路とを備えるよう
にしている。
【０００８】
【作用】本発明のデータフロー計算機のライトモジュー
ルにあっては、バスインタフェースがライトモジュール
宛のデータをデータバスから取り込んでＩＤとデータと
を抽出し、ＴＲＳテーブルが抽出されたＩＤを内部ＩＤ
に変換し、アドレス生成回路が内部ＩＤが特定の値の場
合に所定のアドレスを生成し、それ以外の内部ＩＤの場
合には内部ＩＤをそのまま通過させ、アドレス・データ
出力回路がバスインタフェースで抽出されたデータをア
ドレス生成回路で生成されたアドレスでメモリに書き込
むと共に、内部ＩＤが直接に与えられた場合には対にな
るアドレスとデータとを待ってメモリに書き込む。
ルにあっては、バスインタフェースがライトモジュール
宛のデータをデータバスから取り込んでＩＤとデータと
を抽出し、ＴＲＳテーブルが抽出されたＩＤを内部ＩＤ
に変換し、アドレス生成回路が内部ＩＤが特定の値の場
合に所定のアドレスを生成し、それ以外の内部ＩＤの場
合には内部ＩＤをそのまま通過させ、アドレス・データ
出力回路がバスインタフェースで抽出されたデータをア
ドレス生成回路で生成されたアドレスでメモリに書き込
むと共に、内部ＩＤが直接に与えられた場合には対にな
るアドレスとデータとを待ってメモリに書き込む。
【０００９】
【実施例】以下、本発明の実施例につき図面を参照して
説明する。
説明する。
【００１０】図１は本発明のデータフロー計算機のライ
トモジュールの一実施例を示す構成図である。
トモジュールの一実施例を示す構成図である。
【００１１】図１において、本実施例のライトモジュー
ルは、データバス１１に接続されたバスインタフェース
（ＢＩＦ）１２と、ＴＲＳテーブル（トランスファテー
ブル）１３と、アドレス生成回路１４と、アドレス・デ
ータ出力回路１５と、ＣＮＴテーブル（コントロールテ
ーブル）１６とから構成されており、従来のライトモジ
ュールとはアドレス生成回路１４を付加した点が異な
る。なお、各部の機能等については、重複を避けるた
め、以下の動作を通して説明することとする。
ルは、データバス１１に接続されたバスインタフェース
（ＢＩＦ）１２と、ＴＲＳテーブル（トランスファテー
ブル）１３と、アドレス生成回路１４と、アドレス・デ
ータ出力回路１５と、ＣＮＴテーブル（コントロールテ
ーブル）１６とから構成されており、従来のライトモジ
ュールとはアドレス生成回路１４を付加した点が異な
る。なお、各部の機能等については、重複を避けるた
め、以下の動作を通して説明することとする。
【００１２】以下、上記の実施例の動作を場合を分けて
説明する。
説明する。
【００１３】（１）通常のメモリ書き込み動作 データバス１１に到来するデータ１０１はＭＳＦ，ＩＤ
と呼ばれる２個のタグを有している。ここで、ＭＳＦ
（モジュールセレクトフラグ）はデータの行先である演
算モジュールを示すタグであり、ＩＤは演算モジュール
内での処理内容を規定するデータ識別用のタグである。
なお、ライトモジュールによりデータをメモリへ書き込
む場合、書き込みアドレスと書き込みデータとは別々の
データとして与えられる。
と呼ばれる２個のタグを有している。ここで、ＭＳＦ
（モジュールセレクトフラグ）はデータの行先である演
算モジュールを示すタグであり、ＩＤは演算モジュール
内での処理内容を規定するデータ識別用のタグである。
なお、ライトモジュールによりデータをメモリへ書き込
む場合、書き込みアドレスと書き込みデータとは別々の
データとして与えられる。
【００１４】今、データバス１１にデータ１０１が到来
すると、バスインタフェース１２はＭＳＦを調べ、自己
のライトモジュール宛である場合には、そのデータ１０
１を取り込み、ＩＤ１０２と本来のデータ１０３とを抽
出し、ＩＤ１０２をＴＲＳテーブル１３に与え、データ
１０３をアドレス・データ出力回路１５に与える。
すると、バスインタフェース１２はＭＳＦを調べ、自己
のライトモジュール宛である場合には、そのデータ１０
１を取り込み、ＩＤ１０２と本来のデータ１０３とを抽
出し、ＩＤ１０２をＴＲＳテーブル１３に与え、データ
１０３をアドレス・データ出力回路１５に与える。
【００１５】ＴＲＳテーブル１３は所定の対応関係に従
ってＩＤ１０２を内部ＩＤ（ＳＴＮ）１０４に変換し、
アドレス生成回路１４およびＣＮＴテーブル１６に与え
る。なお、ＴＲＳテーブルは一対の書き込みデータおよ
び書き込みアドレスにそれぞれ付加されるＩＤに対して
は同一の内部ＩＤ１０４を出力する。ただし、その場
合、データ１０３が書き込みデータであるか書き込みア
ドレスであるかは内部ＩＤ１０４に付加されているイー
ブンオッドフラグによって識別される。
ってＩＤ１０２を内部ＩＤ（ＳＴＮ）１０４に変換し、
アドレス生成回路１４およびＣＮＴテーブル１６に与え
る。なお、ＴＲＳテーブルは一対の書き込みデータおよ
び書き込みアドレスにそれぞれ付加されるＩＤに対して
は同一の内部ＩＤ１０４を出力する。ただし、その場
合、データ１０３が書き込みデータであるか書き込みア
ドレスであるかは内部ＩＤ１０４に付加されているイー
ブンオッドフラグによって識別される。
【００１６】アドレス生成回路１４は特定のＩＤ１０２
に対応する特定の内部ＩＤ１０４以外を受けた場合に
は、その内部ＩＤ１０４をそのまま内部ＩＤ１０５とし
てアドレス・データ出力回路１５に与える。
に対応する特定の内部ＩＤ１０４以外を受けた場合に
は、その内部ＩＤ１０４をそのまま内部ＩＤ１０５とし
てアドレス・データ出力回路１５に与える。
【００１７】アドレス・データ出力回路１５は内部ＩＤ
１０５を受けた場合、対になる同一の内部ＩＤ１０５が
到来するまで対応するデータ１０３を保持し、対となっ
た場合に、保持していたデータ１０３と到来したデータ
１０３を内部ＩＤ１０５に付加されたイーブンオッドフ
ラグにより書き込みアドレスと書き込みデータとを識別
して、アドレス１０６とデータ１０７としてメモリに与
えて書き込みを行う。書き込みの完了に際して書き込み
終了信号１０８をＣＮＴテーブル１６に与える。
１０５を受けた場合、対になる同一の内部ＩＤ１０５が
到来するまで対応するデータ１０３を保持し、対となっ
た場合に、保持していたデータ１０３と到来したデータ
１０３を内部ＩＤ１０５に付加されたイーブンオッドフ
ラグにより書き込みアドレスと書き込みデータとを識別
して、アドレス１０６とデータ１０７としてメモリに与
えて書き込みを行う。書き込みの完了に際して書き込み
終了信号１０８をＣＮＴテーブル１６に与える。
【００１８】ＣＮＴテーブル１６は書き込み終了信号１
０８を受けたタイミングで、内部ＩＤ１０４を所定の対
応関係に従ってＭＳＦ・ＩＤ１０９とデータ１１０に変
換し、バスインタフェース１２に与える。なお、通常の
書き込みにあっては、データ１１０はダミーとなり、Ｍ
ＳＦ・ＩＤ１０９は書き込みの完了を示す終了トークン
とされる。
０８を受けたタイミングで、内部ＩＤ１０４を所定の対
応関係に従ってＭＳＦ・ＩＤ１０９とデータ１１０に変
換し、バスインタフェース１２に与える。なお、通常の
書き込みにあっては、データ１１０はダミーとなり、Ｍ
ＳＦ・ＩＤ１０９は書き込みの完了を示す終了トークン
とされる。
【００１９】バスインタフェース１２は受け取ったＭＳ
Ｆ・ＩＤ１０９とデータ１１０とを合成し、データ１１
１としてデータバス１１を介して他の演算モジュール
（図示せず）に送り出す。
Ｆ・ＩＤ１０９とデータ１１０とを合成し、データ１１
１としてデータバス１１を介して他の演算モジュール
（図示せず）に送り出す。
【００２０】（２）デバッグ時のダンプ動作 データフロー計算機の任意の箇所における処理の途中の
演算結果等をメモリにダンプしたい場合、ダンプしたい
データを出力する演算モジュール（図示せず）のＣＮＴ
テーブルをデバッガ等により外部から操作し、ダンプし
たいデータのＭＳＦをライトモジュールを行先とする情
報に書き換えると共に、ＩＤを特定のＩＤに書き換え
る。
演算結果等をメモリにダンプしたい場合、ダンプしたい
データを出力する演算モジュール（図示せず）のＣＮＴ
テーブルをデバッガ等により外部から操作し、ダンプし
たいデータのＭＳＦをライトモジュールを行先とする情
報に書き換えると共に、ＩＤを特定のＩＤに書き換え
る。
【００２１】今、データバス１１にダンプすべきデータ
１０１が到来すると、バスインタフェース１２はＭＳＦ
を調べた結果、自己のライトモジュール宛であるため、
そのデータ１０１を取り込み、ＩＤ１０２とデータ１０
３とを抽出し、ＩＤ１０２をＴＲＳテーブル１３に与
え、データ１０３をアドレス・データ出力回路１５に与
える。なお、ダンプすべきデータ１０１のＩＤ１０２は
特定のものとなっている。
１０１が到来すると、バスインタフェース１２はＭＳＦ
を調べた結果、自己のライトモジュール宛であるため、
そのデータ１０１を取り込み、ＩＤ１０２とデータ１０
３とを抽出し、ＩＤ１０２をＴＲＳテーブル１３に与
え、データ１０３をアドレス・データ出力回路１５に与
える。なお、ダンプすべきデータ１０１のＩＤ１０２は
特定のものとなっている。
【００２２】ＴＲＳテーブル１３は所定の対応関係に従
って特定のＩＤ１０２を特定の内部ＩＤ１０４に変換
し、アドレス生成回路１４およびＣＮＴテーブル１６に
与える。
って特定のＩＤ１０２を特定の内部ＩＤ１０４に変換
し、アドレス生成回路１４およびＣＮＴテーブル１６に
与える。
【００２３】アドレス生成回路１４は特定のＩＤ１０２
に対応する特定の内部ＩＤ１０４を受けると、メモリの
特定領域のアドレスを生成し、生成アドレス１０５とし
てアドレス・データ出力回路１５に与える。なお、メモ
リの特定領域には所定の語数が確保されており、アドレ
ス生成回路１４は特定の内部ＩＤ１０４を受ける毎に、
アドレスをカウントアップして連続する異なるアドレス
を生成し、所定の語数に達した場合には最初のアドレス
に戻る。
に対応する特定の内部ＩＤ１０４を受けると、メモリの
特定領域のアドレスを生成し、生成アドレス１０５とし
てアドレス・データ出力回路１５に与える。なお、メモ
リの特定領域には所定の語数が確保されており、アドレ
ス生成回路１４は特定の内部ＩＤ１０４を受ける毎に、
アドレスをカウントアップして連続する異なるアドレス
を生成し、所定の語数に達した場合には最初のアドレス
に戻る。
【００２４】アドレス・データ出力回路１５は生成アド
レス１０５を受けた場合、その時点で与えられているデ
ータ１０３をデータ１０７とし、生成アドレス１０５を
アドレス１０６とし、これらをメモリに与えて書き込み
を行う。そして、書き込みの完了に際して書き込み終了
信号１０８をＣＮＴテーブル１６に与える。
レス１０５を受けた場合、その時点で与えられているデ
ータ１０３をデータ１０７とし、生成アドレス１０５を
アドレス１０６とし、これらをメモリに与えて書き込み
を行う。そして、書き込みの完了に際して書き込み終了
信号１０８をＣＮＴテーブル１６に与える。
【００２５】ＣＮＴテーブル１６は書き込み終了信号１
０８を受けたタイミングで、特定の内部ＩＤ１０４を処
理を中断させる終了トークンを意味するＭＳＦ・ＩＤ１
０９とデータ１１０とに変換し、バスインタフェース１
２に与える。
０８を受けたタイミングで、特定の内部ＩＤ１０４を処
理を中断させる終了トークンを意味するＭＳＦ・ＩＤ１
０９とデータ１１０とに変換し、バスインタフェース１
２に与える。
【００２６】バスインタフェース１２は受け取ったＭＳ
Ｆ・ＩＤ１０９とデータ１１０とを合成し、データ１１
１としてデータバス１１を介して他の演算モジュールに
送り出す。
Ｆ・ＩＤ１０９とデータ１１０とを合成し、データ１１
１としてデータバス１１を介して他の演算モジュールに
送り出す。
【００２７】送り出されたデータ１１１は処理を中断さ
せる終了トークンであるため、処理は中断することとな
り、メモリの所定の領域に書き込まれた内容からデバッ
グが可能となる。
せる終了トークンであるため、処理は中断することとな
り、メモリの所定の領域に書き込まれた内容からデバッ
グが可能となる。
【００２８】
【発明の効果】以上説明したように、本発明のデータフ
ロー計算機のライトモジュールにあっては、プログラム
を書き換えることなく、ダンプしたいデータを出力する
演算モジュールのＣＮＴテーブルをデバッガ等により外
部から操作してダンプしたいデータのＭＳＦとＩＤとを
書き換えるだけでメモリの所定の領域にダンプが行える
ため、従来のようにデバッグしたい箇所の数だけテスト
用のプログラムを作るのに比べて、格段に効率良くデバ
ッグが行えるという効果がある。
ロー計算機のライトモジュールにあっては、プログラム
を書き換えることなく、ダンプしたいデータを出力する
演算モジュールのＣＮＴテーブルをデバッガ等により外
部から操作してダンプしたいデータのＭＳＦとＩＤとを
書き換えるだけでメモリの所定の領域にダンプが行える
ため、従来のようにデバッグしたい箇所の数だけテスト
用のプログラムを作るのに比べて、格段に効率良くデバ
ッグが行えるという効果がある。
【図１】本発明のデータフロー計算機のライトモジュー
ルの一実施例を示す構成図である。
ルの一実施例を示す構成図である。
１１……データバス １２……バスインタフェース １３……ＴＲＳテーブル １４……アドレス生成回路 １５……アドレス・データ出力回路 １６……ＣＮＴテーブル １０１…データ １０２…ＩＤ １０３…データ １０４…内部ＩＤ １０５…内部ＩＤ／生成アドレス １０６…アドレス １０７…データ １０８…書き込み終了信号 １０９…ＭＳＦ・ＩＤ １１０…データ １１１…データ
Claims (1)
- 【請求項１】 ライトモジュール宛のデータをデータバ
スから取り込み、ＩＤとデータとを抽出するバスインタ
フェースと、抽出されたＩＤを内部ＩＤに変換するＴＲ
Ｓテーブルと、内部ＩＤが特定の値の場合に所定のアド
レスを生成し、それ以外の場合には内部ＩＤをそのまま
通過させるアドレス生成回路と、バスインタフェースで
抽出されたデータをアドレス生成回路で生成されたアド
レスでメモリに書き込むと共に、内部ＩＤが直接に与え
られた場合には対になるアドレスとデータとを待ってメ
モリに書き込むアドレス・データ出力回路とを備えたこ
とを特徴とするデータフロー計算機のライトモジュー
ル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416160A JP2580877B2 (ja) | 1990-12-29 | 1990-12-29 | データフロー計算機のライトモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416160A JP2580877B2 (ja) | 1990-12-29 | 1990-12-29 | データフロー計算機のライトモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04242871A JPH04242871A (ja) | 1992-08-31 |
| JP2580877B2 true JP2580877B2 (ja) | 1997-02-12 |
Family
ID=18524401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2416160A Expired - Lifetime JP2580877B2 (ja) | 1990-12-29 | 1990-12-29 | データフロー計算機のライトモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580877B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251710B1 (en) * | 2000-04-27 | 2001-06-26 | International Business Machines Corporation | Method of making a dual damascene anti-fuse with via before wire |
-
1990
- 1990-12-29 JP JP2416160A patent/JP2580877B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04242871A (ja) | 1992-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970012153A (ko) | 데이타 프로세서 및 중단점 작동 실행 방법 | |
| JP2580877B2 (ja) | データフロー計算機のライトモジュール | |
| RU2000117017A (ru) | Система для программного управления технологическим оборудованием | |
| KR910001545A (ko) | Cpu 코어 | |
| JP2743607B2 (ja) | データフロー計算機の演算モジュール | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPH064331A (ja) | １０進チェック回路 | |
| JPS58182772A (ja) | 転送機能を有する記憶装置 | |
| JP2728008B2 (ja) | プログラム評価装置 | |
| JPH023822A (ja) | データ処理装置 | |
| JPS61161509A (ja) | 高速シ−ケンス演算方式及びその装置 | |
| JPS62130437A (ja) | Ｌｓｉトレ−ス方式 | |
| JPS63204329A (ja) | パイプライン処理型情報処理装置 | |
| JPS5557962A (en) | Error detection system | |
| JPH07120535A (ja) | 論理回路の診断方法およびｌｓｉ回路 | |
| JPS56110128A (en) | Data transfer system | |
| JPH10187133A (ja) | デ−タ展開処理装置と画像処理装置 | |
| JPH05204710A (ja) | イベントトレース装置 | |
| JPH02247758A (ja) | 端末情報の管理方式 | |
| JPS60201437A (ja) | マイクロプロセツサ | |
| JPS6237745A (ja) | 統合マイクロプログラム制御方式 | |
| JPS62130436A (ja) | トレ−ス制御装置 | |
| JPS62151953A (ja) | メモリ装置 | |
| JPH0474380A (ja) | 半導体集積回路 |