JPS6237745A - 統合マイクロプログラム制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 水平型マイクロ命令と垂直型マイクロ命令とを併用する
マイクロプログラム制御装置のマイクロプログラム制御
方式である。

両型式のマイクロ命令を同一の制御メモリに混在させ、
実行するマイクロ命令の型式を、記憶アドレスまたは命
令内のフラグ等で指示できるようにする。

これによって、両型式のマイクロ命令の併用が経済的な
構成で実現できる。

〔産業上の利用分野〕

本発明は水平および垂直型マイクロ命令を併用するマイ
クロプログラム制御処理装置のマイクロプログラム制御
方式に関する。

マイクロプログラム制御方式は制御仕様の変更に対する
柔軟性と、ファームウェアの普及に伴って、小型から大
型まで殆どすべての情報処理装置に採り入れられている
。

マイクロプログラムを構成するマイクロ命令には、公知
のように水平型と垂直型とがあり、よく知られているよ
うに、水平型は、高速の処理が可能であるが、語長が長
くなるのでプログラムの格納に比較的大量のメモリを要
し、垂直型は命令語長を比較的短く構成することできる
ので、所要メモリ量を小さくするが、処理速度の点では
水平型に劣る。

このように両型には一長一短があるので、両者を併用す
る方式がしばしば用いられる。

〔従来の技術〕

上記した水平型と垂直型のマイクロプログラム制御方式
を備・えた情報処理装置の１つの構造は、第５（ａ）図
のように、垂直型マイクロプログラムを主制御シーケン
スのマイクロプログラムとして使用し、制御メモリ１に
格納する。

水平型マイクロプログラムを、垂直型マイクロ命令の仕
様を実行するための一階層下のマイクロプログラムとし
、制御メモリｌ°に格納する。

アドレスレジスタ２で指示された制御メモリの垂直型マ
イクロ命令はアドレスレジスタ２′に読み出されて制御
メモリ１゛に格納された水平型マイクロ命令をデータレ
ジスタ３に読み出し、装置内の各部の制御信号となる。

即ち、両型式のマイクロ命令が直列の階層構造になって
いる。

次いで、情報処理装置の他の構造は、第５（ｂ）図に示
すように、垂直型マイクロ命令を例えばファームウェア
制御と割り込み制御用に用い、水平型マイクロ命令を演
算制御に用いてそれぞれの制御メモリ１．１°に格納し
、それぞれのアドレスレジスタ２，２゛で読み出された
マイクロ命令を選択回路を介してデータレジスタ３に読
み出される並列の構造にしたものである（特公昭５９−
３５４４９号公報参照）。

〔発明が解決しようとする問題点〕

前記従来の方式によれば、水平型マイクロ命令と垂直型
マイクロ命令は、それぞれ専用の異なる制御メモリに格
納されるので、制御メモリの周辺回路を二重に必要とし
、また、二つに分割されるためにメモリに冗長な領域が
生じ易い等のために、高価になると云う問題がある。

また、前記第２の例の場合、マイクロ命令を保持するレ
ジスタの入力端子が多くなって、集積回路化を困難にす
る等の問題がある。

〔問題点を解決するための手段〕

第１図は本発明の統合マイクロプログラム制御方式の原
理ブロック図を示す。

第１図において、１は水平型及び垂直型マイクロ命令を
格納する制御メモリ、２は制御メモリ１の読み出しアド
レスを指示するアドレスレジスタ、３は読み出したマイ
クロ命令を保持するデータレジスタ、４．５はそれぞれ
垂直型、水平型マイクロ命令をデコードするデコーダ、
６はマルチプレクサである。

〔作用〕

水平型及び垂直型マイクロ命令を格納する制御メモリ１
から読み出されたマイクロ命令は、データレジスタ３に
格納され、マイクロ命令の型式に応じて垂直型デコーダ
４、あるいは水平型デコーダ５で解読され、水平／垂直
型切換信号によってマルチプレクサ６が所要のマイクロ
命令を選択して、情報処理装置各部の制御信号として送
出される。

制御メモリ１に水平型及び垂直型マイクロ命令をそれぞ
れ領域を指定して格納し、そのアドレスによって所要型
式のマイクロ命令を読み出して処理する。

このメモリ格納の方式によってメモリに冗長な領域が生
じるのを防止することができる。

また、制御メモリ１に格納されたマイクロ命令の所定ビ
ット（フラグ）を型式識別信号として所要型式のマイク
ロ命令を読み出して処理する。

更に、誤り訂正を行うＥＣＣビットの生成、及びそのチ
ェック回路を共通化することが可能である。

データレジスタ３の入力と、出力端子はマルチプレクサ
６の出力、ＥＣＣチェック回路への出力に要する端子を
内部接続で処理して、大幅に入出力端子数が少なくする
ことができ、集積回路化するのが容易になる。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明する
。

なお、全図を通じて同一符号は同一対象物を示す。

第２図は本発明の一実施例のブロック図を示す。

アドレスレジスタ２で指示されたアドレスによって制御
メモリ１に格納されたデータが、付加されたＥＣＣビッ
トとともにデータレジスタ３に３売み出され、データは
そのマイクロプログラムの型式によって、即ち、垂直型
マイクロプログラムは垂直型デコーダ４で、水平型マイ
クロプログラムは水平型デコーダ５で解読され、マルチ
プレクサ６で水平／垂直切換回路７によって、何れかの
マイクロプログラムが、例えば、演算回路の制御信号と
なって次段回路へ送出される。

一方、ＥＣＣビットはＥＣＣチェック回路へ送出され、
読み出されたデータの誤り訂正制御が行われる。

マルチプレクサ８の入力には垂直型マイクロプログラム
を実行中の時は、歩進回路９によってアドレスレジスタ
２の内容、即ち、実行中のアドレスに１が加算されたア
ドレスが入力し、水平型マイクロプログラムが実行中の
時は、水平型デコーダ５で解読されたマイクロプログラ
ムの所定のフィールドで指定されたアドレスが入力する
。

この入力は、水平／垂直切換回路７が出力する信号によ
って選択され、アドレスレジスタ２に実行中のマイクロ
命令の次のアドレスとして入力する。

また、第３図は他の実施例を示し、制御メモリ１にはマ
イクロプログラム型式を識別する制御ビット（フラグ）
が付加されたマイクロプログラムが格納される。

マルチプレクサ６の出力で読み出されたマイクロプログ
ラムの所定のフィールドが指示する信号、およびハード
ウェアで指示する信号によって、水平／垂直モード切換
回路ｌＯが発する信号の指示で、マルチプレクサ６．８
が何れかの型式を選択して出力する。

第４図は制御メモリ１に格納されるマイクロプログラム
の１つの格納方法を示す。

例えば、水平型マイクロプログラムは９６ビツトの語長
で３キロワード、垂直型マイクロプログラムは２４ビツ
ト５２キロワードのマイクロプログラムを格納するメモ
リを４ビツト４キロワードのＲＡＭで構成すると９６個
ですむ。

即ち、第４図のように、メモリアドレスＯ〜３゜０７１
番地に水平型マイクロプログラムを格納し、３．０７２
〜１６，３８３番地に並列に語長２４ピントの垂直型マ
イクロプログラムを４個を格納する。

一方、水平型マイクロプログラムの制御メモリと垂直型
マイクロプログラムの制御メモリとを別々のメモリに格
納すると、水平型マイクロプログラムで２４個、垂直型
マイクロプログラムで７８個を必要とし、合計１０２個
のＲＡＭを必要とすることになる。

また、１ビツト１６キロワードのＲＡＭで構成すると１
９２個必要とする。

また、データレジスタ３、デコーダ４，５、マルチプレ
クサ６を含む１０１部分を纏め集積回路化する場合、集
積回路外部への入出力端子を少なくでき、実現が容易に
なる。

〔発明の効果〕

以上性べてきたように、本発明によれば、１つのメモリ
に水平型マイクロプログラムと垂直型マイクロプログラ
ムを格納することによってメモリ周辺回路要素を節減で
き、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の統合マイクロプログラム制御方式の原
理ブロック図１、 第２図は本発明の一実施例を示すブロック図、第３図は
本発明の他の実施例を示すブロック図、第４図は制御メ
モリのマイクロプログラム格納説明図、 第５図は従来例を示すブロック図である。 図において、 ■は制御メモリ、 ２はアドレスレジスタ、 ３はデータレジスタ、 ４は垂直型デコーダ、 ５は水平型デコーダ、 ６．８はマルチプレクサ、 ７は水平／垂直切換回路、 ９は歩進回路、 ？ト発ＥＦｆの４ビニτフ゛口・７７ｇｎ第　１　図 きガ帥メ辷りのマイフロアロゲラ乙不臥扉耳で弓珂図第
　４　図 ４砺と”ＲｑＫｍづ７１ＪｔｅオニＴフ’ｏｙ７＠第２
図 ＠　３　図 ＋ 各亜和御信号 （１）＋並列茅１遣 ｖＪＦｆ月ρオイフ゛ロー・７叩 第　５　図

Claims (3)

【特許請求の範囲】
1. （１）水平型マイクロ命令と垂直型マイクロ命令とを併
   用するマイクロプログラム制御の情報処理装置において
   、 該水平型マイクロ命令と垂直型マイクロ命令とを共に格
   納する１つの制御メモリ（１）、 及び、該制御メモリ（１）から読み出されたマイクロ命
   令が、水平型マイクロ命令か垂直型マイクロ命令かを指
   示する型識別手段を有することを特徴とする統合マイク
   ロプログラム制御方式。
2. （２）前記型識別手段は、前記の読み出されたマイクロ
   命令の、前記制御メモリ（１）における記憶アドレスに
   よって、水平型マイクロ命令か垂直型マイクロ命令かを
   指示するように構成されていることを特徴とする特許請
   求の範囲第１項記載の統合マイクロプログラム制御方式
   。
3. （３）前記型識別手段は、前記の読み出されたマイクロ
   命令の所定フィールドの指定によって、水平型マイクロ
   命令か垂直型マイクロ命令かを指示するよう構成されて
   いることを特徴とする特許請求の範囲第１項記載の統合
   マイクロプログラム制御方式。