JPH01229320A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロコンピュータに関し、特にマイクロ
コンピュータのレジスタの改良に関するものである。

〔従来の技術〕

第２図は従来の２種類の８ビットデータバスを有するマ
イクロコンピュータにおける８ビットレジスタ部分であ
る。同図において、１はレジスタ、２．３はアドレスデ
コーダ、４，５はアドレスバス、６，７は書き込み信号
、８．９は書き込み出力、１０．１１は読み出し出力、
１２．１３は８ビットデータバス、１４．１５はスイッ
チである。

まず、回路構成について説明する。

アドレスバス４は書き込み信号６とともにアドレスデコ
ーダ２につながり、これより書き込み出力８と読み出し
出力１０が出てスイッチ１４につながる。このスイッチ
１４を介して８ビットデータバス１２がレジスタ１へ接
続される。同様にアドレスバス５は書き込み信号７とと
もにアドレスデコーダ３につながり、アドレスデコーダ
３から書き込み出力９、及び読み出し出力１１が出て、
これらがスイッチ１５につながる。このスイッチ１５介
して８ビットデータバス１３がレジスタ１に接続される
。

次に動作について説明する。

第２図において、アドレスバス４に８ビットレジスタ１
のアドレスが加えられると、書き込み信号６が“１″で
あれば、アドレスデコーダ２から出ている書き込み出力
８がＯＮとなり、スイッチ１４を介して８ビットデータ
バス１２より８ビットデータがレジスタｌに書き込まれ
、書き込み信号６が“０”であれば読み出し出力１０が
ＯＮとなり、レジスタ１の８ビットデータがスイッチ１
４を介して８ビットデータバス１２に読み出される。

同様にアドレスバス５に８ビットレジスタ１のアドレス
が加えられると、書き込み信号７が“１”であればアド
レスデコーダ３から出ている書き込み出力９がＯＮとな
りスイッチ１５を介して８ビットデータバス１３より８
ビットデータがレジスタｌに書き込まれ、書き込み信号
７が“０”であれば読み出し出力１１がＯＮとなり、レ
ジスタ１の８ビットデータがスイッチ１５を介して８ビ
ットデータバス１３に読み出される。

〔発明が解決しようとする課題〕

従来の２種類の８ビットデータバスを有するマイクロコ
ンピュータの８ビットレジスタは以上のように構成され
ているので、１ビットのみのデータを必要としている場
合、双方の８ビットデータバスから１ピントのデータを
交互に書き込んだ後に読み出すと、双方とも８ビットの
データとして書き込んでいるために先に書き込んだデー
タが消滅してしまうといった問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、２種類のデータバスから必要とする１ビ・ノ
ドのデータを交互に書き込んだ後、読み出しても双方の
データが読み出せる複数ビットからなるレジスタを有す
るマイクロコンピュータを提供することを目的とする。

〔課題を解決するための手段〕

この発明に係るマイクロコンピュータは、２種類のデー
タバス及びアドレスバスに接続される複数ビットからな
るレジスタにおいて、データバスの一部のビットにより
指定される上記レジスタのビット位置に、データバスの
残りの１ピントのデータを書き込むようにしたものであ
る。

〔作用〕

この発明におけるマイクロコンピュータでは、書き込み
時にレジスタに書き込むデータを１ビットとし、書き込
むビットも指定できるようにしたので、２種のデータバ
スの、双方のデータバスから書き込みを行った後、レジ
スタの値を読み出しても双方のデータを読み出すことが
できる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図はこの発明の一実施例によるマイクロコンピュー
タの構成図であり、図において、１はレジスタ、２，３
はアドレスデコーダ、４．５はアドレスバス、６，７は
書き込み信号、８．９は書き込み出力、１０．１１は読
み出し出力、１２ａ〜１２ｈ、１３ａ　〜１３ｈはデー
タ線、１６．１７は書き込みスイッチ、１８．１９は読
み出しスイッチ、２０．２１はビット指定アドレスデコ
ーダである。

まず、回路構成を説明する。

アドレスバス４は書き込み信号６とともにアドレスデコ
ーダ２に接続され、アドレスデコーダ２からは書き込み
出力８と読み出し出力１０が出ており、これらは各々書
き込みスイッチ１６及び読み出しスイッチ１８に接続さ
れる。一方、８ビットデータバスを構成するデータｖＡ
１２　ａ〜１２ｈの内の４ビットのデータｗＡ１２ａ、
１２ｂ、１２ｃ、１２ｈは書き込みスイッチ１６を介し
てビット指定アドレスデコーダ２０につながり、これか
ら１ビットのデータとしてレジスタ１に入力され、デー
タ′！ｉＡ１２　ａ〜１２ｈのすべてのビットは読み出
しスイッチ１８を介してレジスタ１の出力側につながる
。

同様に、アドレスバス５は書き込み信号７とともにアド
レスデコーダ３に接続され、アドレスデコーダ３からは
書き込み出力９と読み出し出力１１が出ており、これら
は各々書き込みスイッチ１７及び読み出しスイッチ１９
に接続される。また、８ビットデータバスを構成するデ
・−夕線１３ａ〜１３ｈの内の４ビットのデータＶＡ１
３ａ、１３ｂ。

１３ｃ、１３ｈは書き込みスイッチ１７を介してビット
指定アドレスデコーダ２１につながり、これから１ビッ
トのデータとしてレジスタ１に入力され、データ線１３
ａ〜１３ｈのすべてのビットは読み出しスイッチ１９を
介してレジスタ１の出力側につながる。

次に動作について説明する。

アドレスバス４にレジスタｌのアドレスが加えられると
、書き込み信号６が“１”であれば書き込みスイッチ１
６がＯＮとなり、８ビットデータバスからデータをレジ
スタ１に取り込むことができる。データバスを構成する
データ線１２３〜１２ｈの内の、１２ａ、１２ｂ、１２
ｃの３ビットの値によりビット指定アドレスデコーダ２
０を介して書き込むレジスタのビットが１つだけ選択さ
れ、データ線１２ｈにより書き込むデータが“１°か“
０”かに決定される。また、レジスタ１のアドレスがア
ドレスバス４に加えられ、かつ書き込み信号６が“０”
であれば読み出しスイッチ１８がＯＮとなり、レジスタ
１の内容を８ビットまとめてデータバスに読み出すこと
ができる。

同様にアドレスバス５にレジスタ１のアドレスが加えら
れ、かつ書き込み信号７が“１”であれば書き込みスイ
ッチ１７がＯＮとなり、８ビットデータバスからデータ
を取り込める。データバスを構成するデータ線１３２〜
１３ｈの内の３ビットのデータ線１３ａ、１３ｂ、１３
ｃがビット指定アドレスデコーダ２１に入力され、書き
込むレジスタのビットを１つだけ選択し、データ線１３
ｈにより書き込むデータが“１”か“０１かを決定する
。また、レジスタ１のアドレスがアドレスバス５に加え
られ、かつ、書き込み信号７が“０”であれば読み出し
スイッチ１９がＯＮとなり、レジスタ１の内容を８ビッ
トまとめてデータバスに読み出すことができる。

なお、上記実施例では、８ビットレジスタについて説明
したが、レジスタとしては、１６ビットレジスタあるい
は３２ビットレジスタでもよく、この場合、レジスタの
ビット位置指定に用いるデータバスのビット数はそれぞ
れ４ビットあるいは５ビットにすればよい。

〔発明の効果〕

以上のようにこの発明マイクロコンピュータによれば、
２種のデータバス及びアドレスバスに接続される複数ビ
ットからなるレジスタにおいて、書き込み時には、アド
レスバス全ビットとデータバスの一部のビットをデコー
ドしてレジスタのビット位置指定に用いるとともに、デ
ータバスの残りの１ビットを１ビットの書き込みデータ
として用いるようにしたので、一方のデータバスから書
き込み、次に他方のデータバスから書き込んだ後、レジ
スタの値を読み出しても双方のデータバスのデータを得
ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例によるマイクロコンピュータ
の構成図、第２図は従来のマイクロコンピュータを示す
構成図である。 １・・・レジスタ、２．３・・・アドレスデコーダ、４
゜５・・・アドレスバス、６，７・・・書き込み信号、
８゜９・・・書き込み出力、１０．１１・・・読み出し
出力、１２ａ　〜１２ｈ、　　１３ａ〜１３ｈ・−デー
タ線、１６．１７・・・書き込みスイッチ、１８．１９
・・・読み出しスイッチ、２０．２１・・・ビット指定
アドレスデコーダである。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）２種のデータバス及びアドレスバスに接続される
   複数ビットからなるレジスタを有するマイクロコンピュ
   ータであって、 上記データバスの一部のビットにより指定される上記レ
   ジスタのビット位置に、上記データバスの残りの１ビッ
   トのデータを書き込むようにしたことを特徴とするマイ
   クロコンピュータ。