JPH05334442A - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JPH05334442A
JPH05334442A JP4142765A JP14276592A JPH05334442A JP H05334442 A JPH05334442 A JP H05334442A JP 4142765 A JP4142765 A JP 4142765A JP 14276592 A JP14276592 A JP 14276592A JP H05334442 A JPH05334442 A JP H05334442A
Authority
JP
Japan
Prior art keywords
data
image
circuit
image data
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4142765A
Other languages
English (en)
Inventor
Takayuki Sawada
崇行 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4142765A priority Critical patent/JPH05334442A/ja
Publication of JPH05334442A publication Critical patent/JPH05334442A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)
  • Image Input (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 【目的】 画像記録装置から入力された画像データと画
像メモリの画像データの間で照合をとりその結果を高速
に出力することができる画像処理装置を提供することを
目的とする。 【構成】 リードモディファイライトモードを有する画
像処理装置において、リードモディファイライトモード
の際、画像メモリから読み出された画像データと画像記
録装置から入力された画像データとを照合する照合回路
2を備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明、データ照合機能を有する
画像処理装置に関する。
【0002】
【従来の技術】光ディスクを用いた画像ファイリングシ
ステムなどでは、画像メモリのデータを光ディスクへ記
録する場合、図7(a)に示すように、画像メモリ10
0から読み出されたデータは、BitBLT回路120によっ
て演算・シフト処理などが行われた後、符号化/復号化
回路130によって符号化され、光ディスク110に書
き込まれる。
【0003】一方、光ディスクに記録されたデータを画
像メモリに書き込む場合には、図7(b)に示すよう
に、光ディスク110から読み出した符号データは、符
号化/復号化回路130によってイメージデータに復号
され、BitBLT回路120に入力された後、演算・シフト
処理などが行われ、画像メモリ100に書き込まれる。
なお、画像メモリ100への書き込みは、ワード単位で
行うため、任意のビットアドレスのデータだけを書き換
えるためにリードモディファイライトが行われる。 と
ころで、このような画像ファイリングシステムでは、光
ディスクに記録されたデータの信頼性を向上させるため
の方法の一つとして、光ディスクに記録したデータと画
像メモリのデータの間で照合を行うことが挙げられる。
【0004】しかしながら、従来、このようなデータ照
合をソフトウェアにより行っていたため、処理速度が遅
いという問題があった。
【0005】
【発明が解決しようとする課題】このように画像ファイ
リングシステムでは、信頼性の向上のため、光ディスク
に記録したデータと画像メモリのデータの間で照合を行
うことが挙げられるが、従来このようなデータ照合をソ
フトウェアにより行っていたため、処理速度の点で問題
があった。
【0006】そこで、本発明は、画像記録装置から入力
された画像データと画像メモリの画像データの間で照合
をとりその結果を高速に出力することができる画像処理
装置を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明の画像処理装置
は、かかる課題を解決するために、リードモディファイ
ライトモードを少なくとも有する画像処理装置におい
て、リードモディファイライトモードの際、画像メモリ
から読み出された画像データと画像記録装置から入力さ
れた画像データとを照合するデータ照合手段を具備す
る。
【0008】第2の発明は、リードモディファイライト
モードの際、マスク処理対象ビットを指定する情報によ
ってマスク対象外と指示されたビットに対応する画像メ
モリから読み出された画像データと画像記録装置から入
力された画像データとを照合するデータ照合手段を具備
する。
【0009】第3の発明は、リードモディファイライト
モードの際、マスク処理対象ビットを指定する情報によ
ってマスク対象外と指示されたビットに画像メモリから
読み出された画像データと画像記録装置から入力された
画像データとを照合するデータ照合手段と、このデータ
照合手段による照合の際、マスク情報に無関係に画像メ
モリに書き込まれる全ビットの画像データがマスク処理
されるよう制御するマスク処理制御手段とを具備する。
【0010】
【作用】つまり、本発明では、例えばBitBLT回路内に、
ソースデータとデスティネーションデータを照合する照
合回路があり、照合回路はマスク情報を用いて、画像メ
モリ上の照合すべきビットのデータのみを照合できるよ
うに制御される。また、マスク処理回路は、照合ONの場
合に画像メモリへの書き込みが行われても画像メモリ上
のデータが変更されないように、データ照合イネーブル
信号を用いて全てのビットをマスク対象にするよう制御
される。したがって、データ照合イネーブル信号をONに
した上で、通常のビットブロック転送と同様に、画像記
録装置から画像メモリへのデータ転送を行うシーケンス
をBitBLT回路の外部にある制御回路によって起動するこ
とにより、画像記録装置と画像メモリ間でのデータ照合
が実行される。
【0011】
【実施例】以下、本発明の実施例の詳細を図面に基づき
説明する。
【0012】図1は本発明の一実施例に係るBitBLT回路
の構成図である。ただし説明を簡略にするため、ビット
列のローテート処理を行うバレルシフタ、ソースデータ
を内部で保持するレジスタなどは省略してある。
【0013】同図に示すように、光ディスクから読み出
された画像データは、画像入出力インターフェース1を
通って、ソースデータとして照合回路2および演算回路
3に入力される。
【0014】一方、画像メモリのデータは、画像メモリ
インターフェース4を通って、リードデータラッチ回路
5に保持され、デスティネーションデータとして照合回
路2および演算回路3に入力される。
【0015】演算回路3への入力データには、この他に
パターンRAM6から読み出されるパターンデータがあ
る。演算回路3は、演算コードで指定される論理演算ま
たは算術演算を実行する。
【0016】照合回路2は、入力された2つのデータを
比較照合する回路であり、その構成を図2に示す。
【0017】同図に示すように、入力データA(64ビ
ットの画像メモリのデータ)と入力データB(64ビッ
トの光ディスクの画像データ)とは、EXOR回路21
-1〜21-64 によりビット毎に排他的論理和がとられ
る。すなわち、2つのビットが等しければ“0”、等し
くなければ“1”となる。
【0018】各EXOR回路21-1〜21-64 からの出
力は、AND回路22-1〜22-64によりマスク情報の
対応するビットと論理積がとられ、そのビットの比較結
果情報となる。
【0019】さらに、OR回路23-1〜23-8およびO
R回路24により全ビットの比較結果情報の論理和がと
られることにより、結局、入力データAとBが等しけれ
ば“0”、等しくなければ“1”という照合結果が得ら
れる。
【0020】ただし、図1に示すマスク情報生成回路8
からのマスク情報が“0”のビットの場合は、比較結果
情報が強制的に“0”(「等しい」)となるため、照合
データエラーの検出対象外となる。この様子を図3に示
す。
【0021】また、データ照合イネーブル信号は“0”
のとき照合OFF 、“1”のとき照合ONであるものとし、
最終段のAND回路25で照合結果との論理積をとるこ
とにより、データ照合OFF のときには照合結果を強制的
に“0”にする。
【0022】図1に示すマスク処理回路7は、演算回路
3からの出力に対してデスティネーションデータでマス
クをかける回路であり、その構成を図4に示す。
【0023】同図に示すように、マスク処理回路7は、
64個の2TO1セレクタ71-1〜71-64 、64個のA
ND回路72-1〜72-64 および1個のNOT回路73
から構成され、各2TO1セレクタ71-1〜71-64 のA
端子にはリードデータラッチ回路5からの各デスティネ
ーションデータが入力され、B端子には演算回路3から
の各出力データが入力され、セレクタ端子SにはNOT
回路73を介したデータ照合イネーブル信号とマスク情
報生成回路8からの各マスク情報とのAND回路72-1
〜72-64 による論理積が入力される。
【0024】したがって、データ照合イネーブル信号が
“0”のときは、各2TO1セレクタ71-1〜71-64 の
セレクタ端子Sには、マスク情報がそのまま入力され
る。そして、マスク情報が“0”すなわちマスクONのと
きは、デスティネーションデータが選択出力され、マス
ク情報が“1”すなわちマスクOFF のときは、演算回路
3からの出力データが選択される。
【0025】一方、データ照合イネーブル信号が“1”
のときは、各2TO1セレクタ71-1〜71-64 のセレク
タ端子Sのセレクト信号は全て“0”となるため、強制
的に全ビットに対してマスクがかかることになる。この
様子を図5に示す。
【0026】図1に示すマスク処理回路7からの出力
は、ライトデータラッチ信号の立ち上がりでライトデー
タラッチ回路9に保持され、画像メモリインターフェー
ス4を通って、画像メモリに書き込まれる。
【0027】ただし、上述のようにデータ照合ONのとき
は、全ビットがデスティネーションデータでマスクされ
るので、結局、画像メモリの内容は演算コードによら
ず、また、照合データエラーの有無によらず変更されな
い。
【0028】照合結果保持回路10の構成を図6に示
す。
【0029】同図に示すように、照合結果保持回路10
は、Dフリップフロップ回路11およびOR回路12か
ら構成される。
【0030】照合結果保持回路10は、ライトデータラ
ッチ信号の立ち上がりで照合回路2からの出力を保持す
るが、照合データエラー時すなわち照合回路2の出力が
“1”になり、この“1”が一旦Dフリップフロップ1
1にラッチされると、OR回路12の作用によりクリア
信号によってクリアされるまで保持される。この保持機
能によって、例えば、光ディスクの画像データを1度に
連続して照合する際に、照合データエラーが何時発生し
ても、その痕跡が検出ステータスとして出力されること
になる。ただし、これは外部の回路によって照合中断の
割り込み信号に用いても良い。
【0031】かくして、本実施例のBitBLT回路により、
光ディスクに記録されている画像データを画像メモリに
格納されている画像データと照合し、照合データエラー
検出ステータスフラグを外部に出力することができる。
【0032】次に、このように構成されたBitBLT回路に
よって光ディスクから読み出された画像データを画像メ
モリのデータと照合する場合などを例にとり説明する。
【0033】図7は光ディスクを用いた画像フィリング
システムを示している。
【0034】画像メモリ100のデータを光ディスク1
10へ記録するときには、図7(a)のように、画像メ
モリ100から読み出されたデータは、上述した実施例
のBitBLT回路120によって演算、シフト処理などが行
われた後、符号化/復号化回路130によって符号化さ
れ、光ディスク110に書き込まれる。
【0035】一方、図7(b)のように、光ディスク1
10に記録されたデータを画像メモリ100に書き込む
場合には、光ディスク110から読み出した符号データ
を符号化/復号化回路130によってイメージデータに
復号した後、BitBLT回路120に入力する。この場合、
画像メモリ100への書き込みはワード単位で行うた
め、任意のビットアドレスのデータのみを書き換えるた
めにはリードモディファイライトを行う必要がある。そ
こで、上述した実施例のBitBLT回路120では、書き込
み先の画像データを予め読み込み、このデータによって
光ディスク110から入力された画像データが含まれて
いるワード中の無効ビットを図1に示したマスク処理回
路7によりマスクしてから画像メモリ100に書き込ん
でいる。
【0036】また、光ディスク110と画像メモリ10
0との間でデータの照合をとる場合には、図7(b)に
示したリードモディファイライトのシーケンスにおい
て、BitBLT回路120に対して光ディスク110の画像
データが入力され、画像メモリ100の画像データも読
み込まれることを利用して、図7(c)に示すように画
像メモリ100への書き込みの際にはワード中の全ビッ
トを図1に示したマスク処理回路7によりマスクするよ
うに制御すれば(図5参照)、照合回路2をBitBLT回路
の内部に付加するだけでかかる照合をとることができ
る。
【0037】
【発明の効果】以上述べたように、本発明によれば、Bi
tBLT回路内部にデータ照合を行う照合回路を付加し、照
合時には画像メモリ書き込み時のマスク処理を全ビット
に対して行うことにより、画像記録装置から入力される
画像データと画像メモリ間のデータ照合が、通常のデー
タ転送を行う場合と同様のシーケンスを用いて高速に実
行可能となる。
【0038】また、本発明を光ディスクなどを用いた画
像情報ファイル装置に応用することにより、ファイリン
グされたデータの信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るBitBLT回路の構成図で
ある。
【図2】図1に示す照合回路の構成図である。
【図3】図2に示す照合回路におけるデータ処理の模式
図である。
【図4】図1に示すマスク処理回路の構成図である。
【図5】図4に示すマスク処理回路におけるデータ処理
の模式図である。
【図6】図1に示す照合結果保持回路の構成図である。
【図7】光ディスクと画像メモリ間のデータフロー図で
ある。
【符号の説明】
2…照合回路、3…演算回路、7…マスク処理回路、1
0…照合結果保持回路。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 画像メモリから読み出された画像データ
    のうち任意のビットの画像データだけを画像記録装置か
    ら入力された画像データの対応するビットのデータによ
    って置換し前記画像メモリに書き込むリードモディファ
    イライトモードを少なくとも有する画像処理装置におい
    て、 前記リードモディファイライトモードの際、前記画像メ
    モリから読み出された画像データと前記画像記録装置か
    ら入力された画像データとを照合するデータ照合手段を
    具備することを特徴とする画像処理装置。
  2. 【請求項2】 画像メモリから読み出された画像データ
    のうち任意のビットの画像データだけを画像記録装置か
    ら入力された画像データの対応するビットのデータによ
    って置換するため、前記任意のビット以外のビットの画
    像データをマスク処理し、前記画像メモリに書き込むリ
    ードモディファイライトモードを少なくとも有する画像
    処理装置において、 前記リードモディファイライトモードの際、マスク処理
    対象ビットを指定する情報によってマスク対象外と指示
    されたビットに対応する前記画像メモリから読み出され
    た画像データと前記画像記録装置から入力された画像デ
    ータとを照合するデータ照合手段を具備することを特徴
    とする画像処理装置。
  3. 【請求項3】 画像メモリから読み出された画像データ
    のうち任意のビットの画像データだけを画像記録装置か
    ら入力された画像データの対応するビットのデータによ
    って置換するため、前記任意のビット以外のビットの画
    像データをマスク処理し、前記画像メモリに書き込むリ
    ードモディファイライトモードを少なくとも有する画像
    処理装置において、 前記リードモディファイライトモードの際、マスク処理
    対象ビットを指定する情報によってマスク対象外と指示
    されたビットに前記画像メモリから読み出された画像デ
    ータと前記画像記録装置から入力された画像データとを
    照合するデータ照合手段と、 このデータ照合手段による照合の際、マスク情報に無関
    係に前記画像メモリに書き込まれる全ビットの画像デー
    タがマスク処理されるよう制御するマスク処理制御手段
    とを具備することを特徴とする画像処理装置。
JP4142765A 1992-06-03 1992-06-03 画像処理装置 Withdrawn JPH05334442A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4142765A JPH05334442A (ja) 1992-06-03 1992-06-03 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4142765A JPH05334442A (ja) 1992-06-03 1992-06-03 画像処理装置

Publications (1)

Publication Number Publication Date
JPH05334442A true JPH05334442A (ja) 1993-12-17

Family

ID=15323069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4142765A Withdrawn JPH05334442A (ja) 1992-06-03 1992-06-03 画像処理装置

Country Status (1)

Country Link
JP (1) JPH05334442A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558840B2 (en) 2009-11-18 2013-10-15 Seiko Epson Corporation Integrated circuit device and electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558840B2 (en) 2009-11-18 2013-10-15 Seiko Epson Corporation Integrated circuit device and electronic device

Similar Documents

Publication Publication Date Title
US20030099140A1 (en) Data handling system
JPH0786897B2 (ja) カ−ド状体の読取り装置
GB1003924A (en) Indirect addressing system
JPH05334442A (ja) 画像処理装置
EP0256134B1 (en) Central processing unit
US3344403A (en) File selection system
US6742073B1 (en) Bus controller technique to control N buses
US3222648A (en) Data input device
JP2661150B2 (ja) データ転送装置
KR0172309B1 (ko) 개선된 레지스터 화일 제어장치
JPS6253857B2 (ja)
JP2636513B2 (ja) 記憶装置および方法
SU822290A1 (ru) Полупроводниковое запоминающееуСТРОйСТВО
JPH0778722B2 (ja) レジスタファイル方式
JP3031581B2 (ja) ランダムアクセスメモリおよび情報処理装置
JPH01263819A (ja) 集積回路
JPH02136951A (ja) Dma転送方式
JPS5854415B2 (ja) 情報処理方式
JPH01229320A (ja) マイクロコンピュータ
JPS6036614B2 (ja) 情報処理装置
JPH0625966B2 (ja) マイクロプログラム制御装置
JPH0244455A (ja) Fifo装置
JPS635433A (ja) ブランチ制御方式
JPH04333940A (ja) データ書き込み方式
JPS619687A (ja) メモリ制御方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803