JPS619687A - メモリ制御方式 - Google Patents
メモリ制御方式Info
- Publication number
- JPS619687A JPS619687A JP59130517A JP13051784A JPS619687A JP S619687 A JPS619687 A JP S619687A JP 59130517 A JP59130517 A JP 59130517A JP 13051784 A JP13051784 A JP 13051784A JP S619687 A JPS619687 A JP S619687A
- Authority
- JP
- Japan
- Prior art keywords
- data
- code
- pattern
- pattern data
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、画像表示を行うためのデータを蓄積するメ
モリと、このメモＶ−を制御する中央演算処理装置（以
下、ＣＰＵと云う）ｔｌ−備えた装置において、メモリ
へのデータの書き込み、メモリからのデータの読み出し
時において、データの処理を行うメモリ制御方式に関す
るものである。
モリと、このメモＶ−を制御する中央演算処理装置（以
下、ＣＰＵと云う）ｔｌ−備えた装置において、メモリ
へのデータの書き込み、メモリからのデータの読み出し
時において、データの処理を行うメモリ制御方式に関す
るものである。
従来、メモリを構成するデータ・バッファに蓄積されて
いる画像データは、コード・データかパターン・データ
かのいずれかによって、そのデータの処理方式が異なる
ため、コード・データかパターン・データかのいずれの
データであるかを識別する必要があるが、この識別をデ
ータ自身によって識別できる様にすると、その識別効率
が洛ちる等の弊害が多いため、同時に、コード・データ
とパターン・データとを存在させて行う処理方式は実施
されていなかった。したがって、各コード・データとパ
ターン・データとを同時に取り扱う必要のあるシステム
においては、各々独立したデーターバッファと、これら
のデータ・バッファに対応して、書き込み、読み出しを
担当する独立したプログラム及び独立した画像処理プロ
グラムが必要であった。第１図は従来のメモリ制御方式
において、データの処理を説□明するためのブロック構
成図である。図において、１０はコード・データを蓄積
するコード・データ用バッファ、１１はパターン・デー
タを蓄積するパター・データ用バッファ、１２は画像デ
ータが表示されるＣＲＴディスプレイ（以下、ＣＲＴと
云う）である。１３はコード・データ用バッファ１０又
はパターン・データ用バッファ１１“のいずれのデータ
拳バッファからデータを読み出すかを決定するデータ・
バッファ選択部、１４はコード・データ用バッファ１０
からコード−データを読み出すためのコード・データ読
み出し部、１５は、コード・データ読み出し部１４から
読み出されたコード・データｋ、ＣＲＴ１２に表示する
ためのコード−データ画像表示部、１６はパターン・デ
ータ用バッファ１１からパターン・データ＋ｍみ出すた
めのパターン・データ読み出し部、１７は、パターン・
データ読み出し部１６から読み出されたパターン・デー
タｔ、ＣＲＴ１２に表示するためのパターン・データ画
像表示部である。
いる画像データは、コード・データかパターン・データ
かのいずれかによって、そのデータの処理方式が異なる
ため、コード・データかパターン・データかのいずれの
データであるかを識別する必要があるが、この識別をデ
ータ自身によって識別できる様にすると、その識別効率
が洛ちる等の弊害が多いため、同時に、コード・データ
とパターン・データとを存在させて行う処理方式は実施
されていなかった。したがって、各コード・データとパ
ターン・データとを同時に取り扱う必要のあるシステム
においては、各々独立したデーターバッファと、これら
のデータ・バッファに対応して、書き込み、読み出しを
担当する独立したプログラム及び独立した画像処理プロ
グラムが必要であった。第１図は従来のメモリ制御方式
において、データの処理を説□明するためのブロック構
成図である。図において、１０はコード・データを蓄積
するコード・データ用バッファ、１１はパターン・デー
タを蓄積するパター・データ用バッファ、１２は画像デ
ータが表示されるＣＲＴディスプレイ（以下、ＣＲＴと
云う）である。１３はコード・データ用バッファ１０又
はパターン・データ用バッファ１１“のいずれのデータ
拳バッファからデータを読み出すかを決定するデータ・
バッファ選択部、１４はコード・データ用バッファ１０
からコード−データを読み出すためのコード・データ読
み出し部、１５は、コード・データ読み出し部１４から
読み出されたコード・データｋ、ＣＲＴ１２に表示する
ためのコード−データ画像表示部、１６はパターン・デ
ータ用バッファ１１からパターン・データ＋ｍみ出すた
めのパターン・データ読み出し部、１７は、パターン・
データ読み出し部１６から読み出されたパターン・デー
タｔ、ＣＲＴ１２に表示するためのパターン・データ画
像表示部である。
次に、上記第１図に示す従来のメモリ制御方式の動作に
ついて説明する。データ・バッファ選択部１３は、デー
タ・バッファへの書き込み時に設定されたフラグあるい
はデータ・ポインタ等を用いて、読み出しの対象となる
コード・データ用バッファ１０又はパターン−データ用
バッファ１１を決定し、コード・データ用処理とパター
ン・データ用処理とに、それぞれ処理の流れを制御する
。
ついて説明する。データ・バッファ選択部１３は、デー
タ・バッファへの書き込み時に設定されたフラグあるい
はデータ・ポインタ等を用いて、読み出しの対象となる
コード・データ用バッファ１０又はパターン−データ用
バッファ１１を決定し、コード・データ用処理とパター
ン・データ用処理とに、それぞれ処理の流れを制御する
。
コード−データ読み出し部１４は、データーバッファ選
択部１３により処理が指示されると、コード・データ用
バッファ１０から１バイトのコード・データ金読み出す
。コード・データ画像表示部１５は、コード・データ読
み出し部１４により読み出されたコード会データを、画
像表示に適した形に変換してＣＲＴ１２に表示する。そ
の表示処理後に、データ・バッファ選択部１３に処理が
後り、次に読み出すべきデータについてデータ・バッフ
ァの選択が行われる。パターン・データについても同様
に、パターン・データ読み出し部１６とパターン・デー
タ画像表示部１７により、パターン・データ用バッファ
１１から読み出されたパターン・データがＣＲＴ１２に
表示される。この様にして、コード自データ用バッファ
１０及びパターン・データ用バッファ１１に蓄積されて
いる画像データが読み出されて、ＣＲＴ１２への逐次表
示が行われる。
択部１３により処理が指示されると、コード・データ用
バッファ１０から１バイトのコード・データ金読み出す
。コード・データ画像表示部１５は、コード・データ読
み出し部１４により読み出されたコード会データを、画
像表示に適した形に変換してＣＲＴ１２に表示する。そ
の表示処理後に、データ・バッファ選択部１３に処理が
後り、次に読み出すべきデータについてデータ・バッフ
ァの選択が行われる。パターン・データについても同様
に、パターン・データ読み出し部１６とパターン・デー
タ画像表示部１７により、パターン・データ用バッファ
１１から読み出されたパターン・データがＣＲＴ１２に
表示される。この様にして、コード自データ用バッファ
１０及びパターン・データ用バッファ１１に蓄積されて
いる画像データが読み出されて、ＣＲＴ１２への逐次表
示が行われる。
従来のメモリ制御方式は以上の様に構成されているので
、独立した２個のメモリであるコード・データ用バッフ
ァ１０及びパターン＠データ用バッファ１１を準備しな
ければならず、そのために、これらを個別に制御するハ
ードウェアも必要であり、また、各々のデータ・バッフ
ァからのコード・データ読み出し部１４及びパターン・
データ読み出し部１６には、共通点が多いために冗長度
も高くなるという欠点があった。さらに、リアルタイム
で、データ・バッファへの簀き込みを行いながら、読み
出しと画像表示とを行おうとすると、データ曝バッファ
にある画像データの逐次処理の実現のために、データ慟
バッファ選択部１３の処理が非常に複雑になるという欠
点があった。
、独立した２個のメモリであるコード・データ用バッフ
ァ１０及びパターン＠データ用バッファ１１を準備しな
ければならず、そのために、これらを個別に制御するハ
ードウェアも必要であり、また、各々のデータ・バッフ
ァからのコード・データ読み出し部１４及びパターン・
データ読み出し部１６には、共通点が多いために冗長度
も高くなるという欠点があった。さらに、リアルタイム
で、データ・バッファへの簀き込みを行いながら、読み
出しと画像表示とを行おうとすると、データ曝バッファ
にある画像データの逐次処理の実現のために、データ慟
バッファ選択部１３の処理が非常に複雑になるという欠
点があった。
この発明は、上記の様な従来のものの欠点を改善する目
的でなされたもので、コード・データとパターン・デー
タとを混在して蓄積するメモリを備え、特に、パターン
拳データには特定のコードを付加して特有な制御を行う
ことにより、コード・データとパターン・データとを識
別できる様にした構成となし、装置構成を簡略化して、
画像データの処理を容易に、かつ確実に実現できるメモ
リ制御方式を提供するものである。
的でなされたもので、コード・データとパターン・デー
タとを混在して蓄積するメモリを備え、特に、パターン
拳データには特定のコードを付加して特有な制御を行う
ことにより、コード・データとパターン・データとを識
別できる様にした構成となし、装置構成を簡略化して、
画像データの処理を容易に、かつ確実に実現できるメモ
リ制御方式を提供するものである。
以下、この発明の実施例を図について説明する。
第２図はこの発明の一実施例であるメモリ制御方式に適
用されるデータ・バッファのデーターモデルを示す図、
第３図は、第２図のメモリ制御方式において、データの
処理を説明するためのブロック構成図である。第２図に
おいて、２１は、第３図に示すデータ・バッファ３８に
連続して蓄積されるコード・データ、２２は、これ以降
はパターン・データ２３が続くことを示Ｅ、７ている特
定のコードを成す１バイトのコード（以下、ＳＯＴと云
う）であり、コード・データには使用されないものであ
る。２３は、第３図に示すデータ・バッファ３８に連続
して蓄積されるパターン・データ、２６は、パターン・
データ２３の終了を示すために設けられている特定のコ
ードを成す１バイトのコード（以下、ＥＯＴと云う）で
あり、コード・データには使用されないものである。２
７は連続的なコード・データである。捷た、２４．２５
はパターン・データ２３に含まれる同じく特定のコード
を成すＥＯＴである。第３図において、３８はデータ・
バッファであり、このデータ・バッファ３８は、第１図
に示すコード・データ用バッファ１０とパターン・デー
タ用バッファ１１とを統合したものである。１２は、第
１図と同じく画像データが表示されるＣＲＴである。３
０．３３は、それぞれデータ惨バッファ３８からデータ
を１バイト読み出すためのデータ読み出し部、３１は、
データ・バッファ３８から読み出されたデータが、コー
ド囃データであるかパターン・データであるかを判定す
るモード判定部、３２．３４は、それぞれパターンｅモ
ードにおいて、パターン・データの終了全判定するため
のＥ、ＯＴ判定部、３５゜３７は、それぞれコード・モ
ードとバター・ン争モードを反転するだめのモード切り
換え部、３６は、パターン・データの開始、あるいはコ
ード・データの終了を判定するためのＳＯＴ判定部、１
５゜１７は、それぞれ第１図に示すコード・データ画像
表示部１５．パターン・データ画像表示部１７と・同じ
各画像表示部である。
用されるデータ・バッファのデーターモデルを示す図、
第３図は、第２図のメモリ制御方式において、データの
処理を説明するためのブロック構成図である。第２図に
おいて、２１は、第３図に示すデータ・バッファ３８に
連続して蓄積されるコード・データ、２２は、これ以降
はパターン・データ２３が続くことを示Ｅ、７ている特
定のコードを成す１バイトのコード（以下、ＳＯＴと云
う）であり、コード・データには使用されないものであ
る。２３は、第３図に示すデータ・バッファ３８に連続
して蓄積されるパターン・データ、２６は、パターン・
データ２３の終了を示すために設けられている特定のコ
ードを成す１バイトのコード（以下、ＥＯＴと云う）で
あり、コード・データには使用されないものである。２
７は連続的なコード・データである。捷た、２４．２５
はパターン・データ２３に含まれる同じく特定のコード
を成すＥＯＴである。第３図において、３８はデータ・
バッファであり、このデータ・バッファ３８は、第１図
に示すコード・データ用バッファ１０とパターン・デー
タ用バッファ１１とを統合したものである。１２は、第
１図と同じく画像データが表示されるＣＲＴである。３
０．３３は、それぞれデータ惨バッファ３８からデータ
を１バイト読み出すためのデータ読み出し部、３１は、
データ・バッファ３８から読み出されたデータが、コー
ド囃データであるかパターン・データであるかを判定す
るモード判定部、３２．３４は、それぞれパターンｅモ
ードにおいて、パターン・データの終了全判定するため
のＥ、ＯＴ判定部、３５゜３７は、それぞれコード・モ
ードとバター・ン争モードを反転するだめのモード切り
換え部、３６は、パターン・データの開始、あるいはコ
ード・データの終了を判定するためのＳＯＴ判定部、１
５゜１７は、それぞれ第１図に示すコード・データ画像
表示部１５．パターン・データ画像表示部１７と・同じ
各画像表示部である。
次に、この発明の一実施例であるメモリ制御方式の動作
について、第２図及び第３図を参照して説明する。コー
ド・データ２１はデータ・バッフ゛ア３８にその捷ま書
き込まれるが、パターン・データ２３は書き込みに先立
って、５ＯＴ２２が書き込まれ、その後にパターン・デ
ータ２３が１バイトずつ順次に督き込まれていく。この
書き込みに際し、そのビット串パターンがＥＯＴ２６と
同じである時には、書き込まれたパターン・データの直
後に、さらに、もう１バイトのＥＯＴ ２５が書き込ま
れる。そして、パターン・データ２３の書き込みがすべ
て終了した時点では、１バイトのＥＯＴ ２６のみが書
き込まれる。データ読み出し部３０はデータ・バッファ
３８から１バイトのデータを読み込む。モード判定部３
１はデーターバッファ３８からデータを読み出した時の
モードの状態を判定する。今、仮にコード・モードであ
ると仮定すると、コード・モードを識別し、ＳＯＴ判定
判定部上６ＯＴコードの識別を行い、コード・データ画
像表示部１５は、読み込まれたコード・データに基づき
ＣＲＴ１２に画像表示を行った後に、データ読み出し部
３０により、さらに次・の画像データの読み出しが行わ
れる。このデータの読み出しから表示までのサイクルが
繰り返され、データ読み出し部３０がＳＯＴコードを読
み出した時、ＳＯＴ判定判定部上６ＯＴコードを識別し
て、モード切り換え部３７は、モードをコード・モード
からパターン・モードに切り換える。この状態で、デー
タ読み出し部３０が次のパターン・データを読み出すと
、モード判定部３１は、現在のモードがパターン・モー
ドであると識別する。さらに、ＥＯＴ判定部３２は、読
み込まれたデータがＥＯＴコードでないことを識別し、
パターン・データ画像表示部１７は、Ｊ（ターン・デー
タのＣＲＴ１２への画像表示を行う。このパターン・デ
ータの読み出Ｌ７と表示を繰り返す途中で、データ読み
出し部３０が、第２図に示すＥＯＴ ２４を読み出した
時、ＥＯＴ判定部３２はＥＯＴコードであることを識別
し、データ読み出し部３３は、さらに次の１バイトヲデ
ータ・バッファ３８から読み込む。この読み込剪れたデ
ータ（第２図のＥＯＴ２５）は、ＥＯＴ−同定部３４に
よりＥＯＴコードであると識別され、パターン・データ
画像表示部１７はＣＲＴ１２への表示を行う。（すなわ
ち、ＥＯＴコードがＣＲＴ１２に表示される。）第２図
に示されるＥＯＴ ２６が、第３図のデータ読み出し都
３０により読み込寸れた時には、データ読み出し部３３
は、さらに次の１バイト金読み込み（読み込まれたデー
タは、コード・データである）、ＥＯＴ判定部３４はＥ
ＯＴコードでないと識別し、モード切り換え部３５は、
モードをパターン・モードからコード・モードに切り換
える。その後、１ううみ込まれたコード・データに基づ
き、コード・データ画像表示部１５はＣＲＴ１２への画
像表示を行う０ 上述した様に、この発明に係るメモリ制御方式では、コ
ード・データに使用されていないコードを、ＥＯＴ 、
ＳＯＴとして用い、パターン・データの書き込みに際し
て、このパターン会データの開始時にＳＯＴ’！に、終
了時にＥＯＴ全書き込む様にする。さらに、パターン・
データの終了を示すＥＯＴと、パターン・データ内に含
まれるＥＯＴと同じパターンとを識別するために、ＥＯ
Ｔｔ−２度書きするという方式をとっている。この様に
することにより、従来、独立に存在していた、ａ１図に
示すコード・データ用バッファ１０とパターン・データ
用バッファ１１と′ｆ、１個のデータ・バッファ３８に
統合し、このデータ・バッファ３８からコード・データ
とパターン・データとｔｌ別［７、さらに、比較的に単
純な処理により、画像データを逐次にＣＲＴ１２に表示
するためのメモリ制御が可能になった。
について、第２図及び第３図を参照して説明する。コー
ド・データ２１はデータ・バッフ゛ア３８にその捷ま書
き込まれるが、パターン・データ２３は書き込みに先立
って、５ＯＴ２２が書き込まれ、その後にパターン・デ
ータ２３が１バイトずつ順次に督き込まれていく。この
書き込みに際し、そのビット串パターンがＥＯＴ２６と
同じである時には、書き込まれたパターン・データの直
後に、さらに、もう１バイトのＥＯＴ ２５が書き込ま
れる。そして、パターン・データ２３の書き込みがすべ
て終了した時点では、１バイトのＥＯＴ ２６のみが書
き込まれる。データ読み出し部３０はデータ・バッファ
３８から１バイトのデータを読み込む。モード判定部３
１はデーターバッファ３８からデータを読み出した時の
モードの状態を判定する。今、仮にコード・モードであ
ると仮定すると、コード・モードを識別し、ＳＯＴ判定
判定部上６ＯＴコードの識別を行い、コード・データ画
像表示部１５は、読み込まれたコード・データに基づき
ＣＲＴ１２に画像表示を行った後に、データ読み出し部
３０により、さらに次・の画像データの読み出しが行わ
れる。このデータの読み出しから表示までのサイクルが
繰り返され、データ読み出し部３０がＳＯＴコードを読
み出した時、ＳＯＴ判定判定部上６ＯＴコードを識別し
て、モード切り換え部３７は、モードをコード・モード
からパターン・モードに切り換える。この状態で、デー
タ読み出し部３０が次のパターン・データを読み出すと
、モード判定部３１は、現在のモードがパターン・モー
ドであると識別する。さらに、ＥＯＴ判定部３２は、読
み込まれたデータがＥＯＴコードでないことを識別し、
パターン・データ画像表示部１７は、Ｊ（ターン・デー
タのＣＲＴ１２への画像表示を行う。このパターン・デ
ータの読み出Ｌ７と表示を繰り返す途中で、データ読み
出し部３０が、第２図に示すＥＯＴ ２４を読み出した
時、ＥＯＴ判定部３２はＥＯＴコードであることを識別
し、データ読み出し部３３は、さらに次の１バイトヲデ
ータ・バッファ３８から読み込む。この読み込剪れたデ
ータ（第２図のＥＯＴ２５）は、ＥＯＴ−同定部３４に
よりＥＯＴコードであると識別され、パターン・データ
画像表示部１７はＣＲＴ１２への表示を行う。（すなわ
ち、ＥＯＴコードがＣＲＴ１２に表示される。）第２図
に示されるＥＯＴ ２６が、第３図のデータ読み出し都
３０により読み込寸れた時には、データ読み出し部３３
は、さらに次の１バイト金読み込み（読み込まれたデー
タは、コード・データである）、ＥＯＴ判定部３４はＥ
ＯＴコードでないと識別し、モード切り換え部３５は、
モードをパターン・モードからコード・モードに切り換
える。その後、１ううみ込まれたコード・データに基づ
き、コード・データ画像表示部１５はＣＲＴ１２への画
像表示を行う０ 上述した様に、この発明に係るメモリ制御方式では、コ
ード・データに使用されていないコードを、ＥＯＴ 、
ＳＯＴとして用い、パターン・データの書き込みに際し
て、このパターン会データの開始時にＳＯＴ’！に、終
了時にＥＯＴ全書き込む様にする。さらに、パターン・
データの終了を示すＥＯＴと、パターン・データ内に含
まれるＥＯＴと同じパターンとを識別するために、ＥＯ
Ｔｔ−２度書きするという方式をとっている。この様に
することにより、従来、独立に存在していた、ａ１図に
示すコード・データ用バッファ１０とパターン・データ
用バッファ１１と′ｆ、１個のデータ・バッファ３８に
統合し、このデータ・バッファ３８からコード・データ
とパターン・データとｔｌ別［７、さらに、比較的に単
純な処理により、画像データを逐次にＣＲＴ１２に表示
するためのメモリ制御が可能になった。
なお、上記実施例では、画像データを取り扱う場合につ
いて説明したが、コードとして有意なデータと、パター
ンとして有意なデータとが混在するメモリからデータを
読み出し、それらを個々に識別する必要のある装置であ
れば、他の装置への適用も可能であり、上記実施例と同
様の効果を奏する。
いて説明したが、コードとして有意なデータと、パター
ンとして有意なデータとが混在するメモリからデータを
読み出し、それらを個々に識別する必要のある装置であ
れば、他の装置への適用も可能であり、上記実施例と同
様の効果を奏する。
また、上記実施例では、ＳＯＴ 、ＥＯＴは１バイトの
コードとして説明したが、コード・データの組み合わせ
として存在し得ない複数バイトｅ用いることによって、
上記実施例におけるＳＯＴ。
コードとして説明したが、コード・データの組み合わせ
として存在し得ない複数バイトｅ用いることによって、
上記実施例におけるＳＯＴ。
ＥＯＴの機能を果そうとすることは、システムとｉ〜で
許容される冗長度の範囲°内で自白にできる。
許容される冗長度の範囲°内で自白にできる。
この発明は以上説明した様に、メモリ制御方式において
、コード・データとパターン・データとを混在して蓄積
するメモリを備え、竹に、パターン・データには特定の
コードを付加して特有な制御を行うことにより、コード
・データとパターン・データとを識別できる様に構成し
たので、装置構成が非富に簡略化して安価となり、７ト
だ、プログラム処理が単純化されて処理速度が著しく向
上し、及びメンテナンスの容易化、ひいてはソフトウニ
、 アの信頼性を高めることができるなどの優れた効果
を奏するものである。
、コード・データとパターン・データとを混在して蓄積
するメモリを備え、竹に、パターン・データには特定の
コードを付加して特有な制御を行うことにより、コード
・データとパターン・データとを識別できる様に構成し
たので、装置構成が非富に簡略化して安価となり、７ト
だ、プログラム処理が単純化されて処理速度が著しく向
上し、及びメンテナンスの容易化、ひいてはソフトウニ
、 アの信頼性を高めることができるなどの優れた効果
を奏するものである。
第１南は従来のメモリ制御方式において、データの処理
を説明するためのブロック構成図、第２図はこの発明の
一実施例であるメモリ制御方式に適用されるデータ・バ
ッファのデータ・モデルを示す図、第３図は、第２図の
メモリ制御１方式において、データの処理を説明するた
めのブロック構成図である。 図において、１０・・・コード・データ用バッファ、１
１・・・パターン会データ用バッファ、Ｊ２・・・ＣＲ
Ｔディスプレイ、１３・・・データ・バッファ選択部、
１４・・・コード・データ読み出しｆｉｔｓ、１５・・
・コート°拳データ画像表示部、１６・・・パターン・
データ読み出し部、１７・・・パターン・データ画像表
示部、２１゜２７・−・コード−データ、２２・・・Ｓ
ＯＴ、２３・・・パターン・データ、２ ’４ 、２５
、２６・・・ＥＯＴ、３０゜３３・・・データ読み出
し部、３１・・・モード判定部、３２ 、３４・・・Ｅ
ＯＴ判定部、３５．３７・・・モード切り換え部、３６
・・・ＳＯＴ判定部、３８・・・データ・バッファであ
る。 なお、各図中、同一符号は同一、又は相当部分を示す。
を説明するためのブロック構成図、第２図はこの発明の
一実施例であるメモリ制御方式に適用されるデータ・バ
ッファのデータ・モデルを示す図、第３図は、第２図の
メモリ制御１方式において、データの処理を説明するた
めのブロック構成図である。 図において、１０・・・コード・データ用バッファ、１
１・・・パターン会データ用バッファ、Ｊ２・・・ＣＲ
Ｔディスプレイ、１３・・・データ・バッファ選択部、
１４・・・コード・データ読み出しｆｉｔｓ、１５・・
・コート°拳データ画像表示部、１６・・・パターン・
データ読み出し部、１７・・・パターン・データ画像表
示部、２１゜２７・−・コード−データ、２２・・・Ｓ
ＯＴ、２３・・・パターン・データ、２ ’４ 、２５
、２６・・・ＥＯＴ、３０゜３３・・・データ読み出
し部、３１・・・モード判定部、３２ 、３４・・・Ｅ
ＯＴ判定部、３５．３７・・・モード切り換え部、３６
・・・ＳＯＴ判定部、３８・・・データ・バッファであ
る。 なお、各図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 画像表示を行うために必要である、コードとして有意な
コード・データと、パターンとして有意なパターン・デ
ータとを混在して蓄積するメモリを備え、このメモリに
前記各コード・データとパターン・データを書き込み又
は読み出す場合に、前記パターン・データの前後に、こ
のパターン・データの開始と終了を示す特定のコードを
付加し、前記パターン・データ中にこのパターン・デー
タの終了を示す特定のコードが現われた時には、その特
定のコードを１個以上追加して、前記メモリへ前記パタ
ーン・データを書き込む際に、このパターン・データと
共に書き込むことにより、前記各コード・データとパタ
ーン・データとを識別する様にしたことを特徴とするメ
モリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130517A JPS619687A (ja) | 1984-06-25 | 1984-06-25 | メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130517A JPS619687A (ja) | 1984-06-25 | 1984-06-25 | メモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS619687A true JPS619687A (ja) | 1986-01-17 |
Family
ID=15036183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59130517A Pending JPS619687A (ja) | 1984-06-25 | 1984-06-25 | メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS619687A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01172893A (ja) * | 1987-12-28 | 1989-07-07 | Stanley Electric Co Ltd | 画像処理装置 |
-
1984
- 1984-06-25 JP JP59130517A patent/JPS619687A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01172893A (ja) * | 1987-12-28 | 1989-07-07 | Stanley Electric Co Ltd | 画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59194245A (ja) | マイクロプログラム制御装置 | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPH0786897B2 (ja) | カ−ド状体の読取り装置 | |
| JPS619687A (ja) | メモリ制御方式 | |
| US5911031A (en) | IC card memory for recording and reproducing audio and/or video data concurrently or separately and a control method thereof | |
| US20030126397A1 (en) | Configurable addressing apparatus | |
| JPS6116076B2 (ja) | ||
| JP2540959B2 (ja) | 情報処理装置 | |
| JPS59111533A (ja) | デジタルデ−タ演算回路 | |
| JPS59177594A (ja) | デイスプレイ・メモリ制御方式 | |
| JPS63300288A (ja) | アトリビュ−ト制御方式 | |
| JPH0373040A (ja) | キャッシュメモリ | |
| JPS607676A (ja) | メモリ書込み回路 | |
| JPS62293452A (ja) | メモリｉｃ診断回路 | |
| JPS6186825A (ja) | キ−ボ−ド入力装置 | |
| JPH03132851A (ja) | 書込みデータ縮退回路 | |
| JPH01169645A (ja) | メモリ装置 | |
| JPS62271029A (ja) | デイスクキヤツシユ制御方式 | |
| JPS6121541A (ja) | 記憶回路 | |
| JPS6047617B2 (ja) | 情報処理装置 | |
| JPS6036614B2 (ja) | 情報処理装置 | |
| JPH03282632A (ja) | スタックデータ記録機構 | |
| JPS58151650A (ja) | 情報処理装置 | |
| JPS62168241A (ja) | マイクロプログラム制御装置 | |
| JPS62127943A (ja) | 命令バツフア制御方式 |