JPS6116076B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は文字、数字、記号（以下文字等とい
う）の情報をブラウン管等の映像として表示する
表示装置に用いられる制御パラメータの保持方式
に関するものである。

従来の表示装置はその表示仕様すなわち水平文
字数、垂直文字数、表示文字のドツト構成等の表
示タイミングに関する表示仕様及び英数字、カタ
カナ、漢字等の表示文字種の選択、カーソル形態
の選択、罫線の色指定等の映像信号生成に関する
表示仕様が表示装置固有に決められていたため、
それら表示仕様に対する変更ができないこと並び
に一台の表示装置に於いて複数の表示仕様を選択
する事が出来ないという欠点があつた。

この発明は従来の表示装置に於ける上述の欠点
を除去するため、表示装置の表示仕様をパラメー
タ方式で設定可能にならしめ、複数の表示仕様を
満足するために制御パラメータを複数組保持し、
それら複数組の制御パラメータの１組をスイツチ
等で選択する事によつて一台の表示装置で複数の
表示仕様を保有可能にし、さらに変更が予想され
る表示仕様に関する制御パラメータを予め記憶し
ておく事によつて表示仕様の変更が容易に行なえ
るようにしたものであり、以下図面を用いてこの
発明の一実施例について詳細に説明する。

第１図はこの発明の表示装置の一例を示すブロ
ツク図で、図に於いて１はプロセツサー、２は共
通バス、３はプログラムメモリー、４は制御パラ
メータ記憶回路、５は表示タイミング回路、６は
リフレツシユメモリー、７は映像信号生成回路、
８は表示用のブラウン管（以下CRTと略記す
る）、９は外部接続回路、１０は通信回線、１１
はキーボードである。

プロセツサー１はプログラムメモリー３に記憶
されているプログラムコードを順次読出し、その
プログラムコードで指示された命令を実行する。
プログラムメモリー３に記憶されるプログラムの
主な機能は、制御パラメータ記憶回路４から１組
の制御パラメータを読出し表示タイミング回路５
と映像信号生成回路７へ前記表示パラメータをセ
ツトする機能、外部接続回路９を介して入出力さ
れる通信回線１０からの送受信メツセージの処理
とキーボード１１からのデータキーコードや制御
キーコードの処理を行なう機能、リフレツシユメ
モリー６へのデータの読出し／書込み処理機能、
表示タイミング回路及び映像信号生成回路７の制
御機能、そして自己診断機能等がある。

制御パラメータ記憶回路４には16バイト（８ビ
ツト／バイト）の制御パラメータが８組記憶さ
れ、それらは制御パラメータ記憶回路４内にある
スイツチ等によつて指定される。

表示タイミング回路５はCRT８に文字等を表
示するための各種タイミング信号を生成するが、
プロセツサー１でセツトされる制御パラメータに
従つてタイミング信号が生成され、それらはリフ
レツシユメモリー６と映像信号生成回路７へ出力
される。

リフレツシユメモリー６には文字等の情報を表
わす文字コードとCRT８に対し表示の制御を行
なう制御コードとが記憶される。表示仕様を図形
表示装置とする場合は、リフレツシユメモリー６
には図形表示に於ける１画素に対応する１ビツト
を記憶する場合もあるが、第１図に示す実施例で
は文字コードと制御コードを記憶するものと仮定
する。

リフレツシユメモリー６は共通バス２を介する
プロセッサー１からの書込み／読出し要求と表示
タイミング回路５からの表示リフレツシユ要求に
それぞれ与えられた優先順位でメモリーの読出し
或いは書込みを行なう。リフレツシユメモリー６
が表示タイミング回路５からの表示リフレツシユ
要求を受付けると、同じく表示タイミング回路５
から出力される表示リフレツシユアドレスで指定
されたメモリーアドレスに記憶されている文字コ
ード或いは制御コードが映像信号生成回路７へ伝
送される。

文字コードは映像信号生成回路７を介して映像
信号に変換されてCRT８に当該文字を表示する
が、この場合、制御パラメータで選択された字種
（英数字、カタカナ、漢字）の映像信号に変換さ
れる。制御コードは例えばCRT８に表示される
文字の色を変えたり、表示文字を決められた周期
でブリンクするようにしたり、罫線表示したりす
る。罫線表示の場合は制御パラメータで指定され
た色で表示される。

通信回線１０から書込み指令と書込みデータを
受信すると外部接続回路９から共通バス２を介し
てプロセッサー１に割込みがはいり、プロセッサ
ー１は書込みデータをリフレツシユメモリー６へ
転送する。又、通信回線１０から読出し指令を受
信すると同様にしてプロセッサー１に割込みがは
いり、プロセッサー１は読出し指令で指示された
操作でリフレツシユメモリー６から文字コード或
いは制御コード又は文字コードと制御コードを読
出し外部接続回路９を介して通信回線１０へ送信
する。

キーボード１１上のキーが押されると、プロ
セッサー１はそのキーで指示された文字コードを
共通バス２を介してリフレツシユメモリー６に書
込むか、或いは指示された編集操作を行なう。

第２図は制御パラメータ記憶回路４の実施例を
示す回路図であり、１２は読出し専用メモリー
（以下ROMと略記する）、１３はアドレスデコー
ダ、１４は制御パラメータ選択スイツチである。

ROM１２には複数組の制御パラメータが記憶
されており、共通バス２からのメモリーアドレス
bit ０〜bit３（以下bitをｂと略記する）が
ROM１２のアドレス入力Ａ０〜Ａ３に接続さ
れ、制御パラメータ選択スイツチ１４のSW０，
SW１，SW２がそれぞれROM１２のアドレス入
力Ａ４，Ａ５，Ａ６に接続される。アドレス入力
Ａ４，Ａ５，Ａ６には制御パラメータ選択スイツ
チ１４がOFF状態の時の入力電圧を保障するた
めのプルアツプ抵抗Ｒがそれぞれ接続される。

ROM１２からのデータ読出しは、チツプイネ
ーブル（以下CEと略記する）入力とリード（（以
下RDと略記する）入力にそれぞれアドレスデコ
ーダ１３からのチツプイネーブル信号と共通バス
２からのメモリー読出し要求信号によつて行なわ
れる。

読出しデータはROM１２のデーチタ出力Ｄ０
〜Ｄ７から出力され、それらは共通バス２の入力
データｂ０〜ｂ７に接続される。

アドレスデコーダ１３には共通バス２のメモリ
ーアドレスｂ７〜ｂ１１が入力され、デコード出
力すなわちCE信号を出力する。

第２図に図示する実施例では、ROM１２の記
憶容量は128バイト（128×８ビツト）であり、制
御パラメータ選択スイツチ１４によつて16バイト
単位でROMアドレスを指定する。従つてROM１
２には８組の制御パラメータを記憶する事が出
来、制御パラメータ選択スイツチ１４で任意の制
御パラメータを選択指定する事によつて共通バス
２からのメモリーアドレス（有効なビツトはｂ０
〜ｂ３とｂ７〜ｂ１１である）とメモリー読出し
要求信号によつて任意の制御パラメータが共通バ
ス２の入力データｂ０〜ｂ７に出力される。

次にこの発明の他の実施例を説明する。

第３図は制御パラメータ選択回路４の他の実施
例を示す回路図であり、１５はANDゲートであ
る。

ROM１２のアドレス入力Ａ０〜Ａ６には共通
バス２からのメモリーアドレスｂ０〜ｂ６が接続
され、RD入力には同じく共通バス２からのメモ
リー読出し要求信号が接続される。アドレスデコ
ーダ１３は共通バス２からのメモリーアドレスｂ
７〜ｂ１１を入力しROM１２に対するCE信号と
ANDゲート１５に対するスイツチイネーブル信
号をデコード出力する。

ANDゲート１５の出力はそれぞれ制御パラメ
ータ選択スイツチ１４のSW０，SW１，SW２に
接続され、アドレスデコーダ１３からのスイツチ
イネーブル信号と共通バス２からのメモリー読出
し要求信号がそれぞれ入力され、各入力信号の
AND条件が成立するとANDゲート出力信号が制
御パラメータ選択スイツチ１４を通り共通バス２
の入力データｂ０，ｂ１，ｂ２に出力される。こ
の時、制御パラメータ選択スイツチ１４の各スイ
ツチSW０，SW１，SW２のON／OFF状態で
ANDゲート出力信号が共通バス２の入力データ
ｂ０，ｂ１，ｂ２に出力されるか否かが決まる。
ここで、ROM１２の出力とANDゲート１５の出
力はオープンコレクター出力であり、共通バス２
の入力データｂ０〜ｂ７に適当な抵抗値の負荷抵
抗を接続しなければならない事はいうまでもな
い。

第３図に図示する実施例では、制御パラメータ
選択スイツチ１４はプロセッサー１によつて共通
バス２を介してメモリーアドレスで指定され、プ
ロセッサー１はメモリー読取り操作で制御パラメ
ータ選択スイツチ１４のON／OFF状態を論理
「１」或いは論理「０」として入力する。そして
制御パラメータ選択スイツチ１４のSW０，SW
１，SW２で指定される値（０〜７）に対応して
１組の制御パラメータをプロセッサー１はROM
１２から読出す。この時、ROM１２内のメモリ
ーアドレスはプロセッサー１が生成する。

第３図に図示する実施例ではROM１２に記憶
する制御パラメータのバイト長は可変であり、例
えば漢字表示装置としての装置仕様を満足する制
御パラメータのバイト長は16バイトであるが、図
形表示装置としての装置仕様を満足する制御パラ
メータのバイト長は32バイトである場合、第３図
に図示する実施例は大変有効である。

以上の説明ではROM１２に記憶されている複
数組の制御パラメータの選択をスイツチを使つて
説明したが、この発明はこれに限らずジヤンパー
線を使用しても良い。

また、以上の説明では制御パラメータの記憶媒
体に読出し専用メモリーを使つて説明したが、こ
の発明では書込み／読出し可能メモリーを用い、
外部から複数組の制御パラメータを前記書込み／
読出し可能メモリーへ転送しても良い。

さらに以上の説明では表示装置の表示媒体とし
てCTRを使つて説明したが、この発明ではいか
なる表示媒体を用いた表示装置にも適用できる。

以上の様にこの発明に係る表示装置では複数組
の制御パラメータを記憶するメモリーとそれら複
数組の制御パラメータのうちから一つをスイツチ
等で選択する事によつて、一台の表示装置で複数
の装置仕様を保有する事ができ、さらに変更が予
想される装置仕様に関する制御パラメータを予め
記憶しておく事によつて装置仕様の変更が容易に
行なえる様にできる。

【図面の簡単な説明】

第１図はこの発明の表示装置の一例を示すブロ
ツク図、第２図は制御パラメータ記憶回路の実施
例を示す回路図、第３図は制御パラメータ記憶回
路の他の実施例を示す回路図である。 図中、１はプロセッサー、３はプログラムメモ
リー、４は制御パラメータ記憶回路、５は表示タ
イミング回路、６はリフレツシユメモリー、７は
映像信号生成回路、１２は読出し専用メモリー、
１４は制御パラメータ選択スイツチである。尚、
図中、同一あるいは相当部分には同一符号を付し
て示してある。

Claims (1)

【特許請求の範囲】
1. １ 表示画面上に文字記号等を表示するデイスプ
   レイ装置において、前記装置の仕様を決定すべき
   制御パラメータを複数組記憶するメモリーとこの
   メモリーから１組の前記パラメータを選択指定す
   るためのスイツチを具備する事を特徴とする表示
   装置。