JPH01281491A

JPH01281491A - 表示装置

Info

Publication number: JPH01281491A
Application number: JP63110442A
Authority: JP
Inventors: Minoru Nojiri; 稔野尻
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1988-05-09
Filing date: 1988-05-09
Publication date: 1989-11-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は表示装置に関し、特に１文字についての１バイ
トコードと２バイトコード（漢字データ等）が混在した
表示データを表示する表示装置に関する。

［従来の技術］例えば、ＣＲＴ画面に文字を表示するには画面をリフレ
ッシュする必要がある。このためには表示データ（例え
ば、Ｊ　Ｉ　Ｓの８ビツトコードデータ及び２バイト漢
字コードデータ等）をリフレッシュ、メモリに記憶して
置き、この内容を繰り返し読み出して対応するフォント
パターンを発生し、画面をリフレッシュする。また画面
上の白黒表示を反転し、又はブリンク表示等を行う場合
も有る。このためには各文字データに対応させて表示制
御のための属性データを記憶するリフレッシュメモリも
備えられる。

この場合に、表示データを偏集した結果、２バイトコー
ドの第１バイト目が当該表示行の終端に、又は２バイト
コードの第２バイト目が当該表示行の始端にくることが
有る。これをそのままパターン表示すると一般に２バイ
トコ一ドパターン幅が広いので当該バクーンが途中でカ
ットされたり、画面の左右にはみ出したりする。

従来は、かかる表示データを全く表示しないか、表示前
にソフト的又はハード的スクロール処理等をして上記状
態を回避していた。

［発明が解決しようとする課題］しかし、全く表示しない場合はそのような表示データの
存在を知り得ない。また表示前にスクロール処理等をす
るのは煩雑であり、しかも５勝手にスクロール処理され
るとオリジナルデータの偏集結果が失われてしまう。

本発明は上述した従来技術の欠点を除去するものであり
、その目的とする所は、使用者にオリジナルデータのあ
りのままを知らしめ、編集を容易ならしめる表示装置を
提供することにある。

［課題を解決するだめの手段］本発明の表示装置は上記の目的を達成するために、１文
字についての１バイトコードと２バイトコードが混在し
た表示データを記憶する記憶手段と、表示行端部の表示
データをアクセスする際に表示２行分の各行に存在する
１バイトコードな検出する検出手段と、前記検出手段の
検出により当該表示行の端部に所定のパターン情報を表
示する表示制御手段を備えることをその概要とする。

また好ましくは、表示制御手段は、検出手段が２バイト
コードの第１バイト目が当該表示行の終端にあると検出
したことにより第１のパターン情報を表示し、２バイト
コードの第２バイト目が当該表示行の始端にあると検出
したことにより第２のパターン情報を表示することをそ
の概要とする。

［作用］かかる構成において、記憶手段は１文字についての１バ
イトコードと２バイトコードが混在した表示データを記
憶する。検出手段は表示行端部の表示データをアクセス
する際に表示２行分の各行に存在する１バイトコードを
検出する。表示側（卸手段は前記検出手段の検出により
当該表示行の端部に所定のパターン情報を表示する。

また好ましくは、表示制御手段は、検出手段が２バイト
コードの第１バイト目が当該表示行の終端にあると検出
したことにより第１のパターン情報を表示し、２バイト
コードの第２バイト目が当該表示行の始端にあると検出
したことにより第２のパターン情報を表示する。

［実施例の説明］以下、添付図面に従って本発明による実施例を詳細に説
明する。

第１図は実施例のＣＲ７表示装置のブロック構成図であ
る。図において、ｌはマイクロプロセッサユニット（Ｍ
ＰＵ）であり、ＣＲ７表示装置の主制御を行う、２はＭ
ＰＵ　１のアドレスバス（Ａ−Ｂ）、３はＭＰＵ　ｉの
データバス（Ｄ−Ｂ）である。

４はＣＲＴ表示制御回路（ＣＲＴＣ）であり、市販のも
のを使用できる。以下、実施例に関係ある機能を説明す
る。４−１はラインカウンタ（Ｌ、、、　Ｃ）であり、
表示データのライン（行）数を計数してラインカウント
信号ＬＣを発生する。

４−２はキャラクタカウンタ（ＣＣ）であり、行毎又は
ラスク毎に表示キャラクタ数を計数してキャラクタカウ
ント信号ＣＣを発生する。４−３は文字数レジスタ（Ｃ
ＮＲ）であり、行当りの表示文字数（例、えば８０文字
）を記憶する。４−４はラスタカウンタ（ＲＣ）であり
、当該表示行のラスタ数を計数してラスフカラント信号
ＲＣを発生する。４−５はクロック信号発生回路（ＣＬ
Ｋ）であり、フォントパターンをパラレルシリアル変換
するためのクロック信号ＣＬＫ等を発生する。４−６は
垂直タイミング発生回路（ＶＴＧ）であり、表示信号Ｄ
ＩＳＰ、同期信号５ＹＮＣを発生する。

５はアドレスセレクタ（ＲＭＡＳ）であり５ライン力ウ
ント信号ＬＣ及びキャラクタカウント信号ＣＣを人力と
して、画面のリフレッシュに使用するりフレシュメモリ
（ＲＭ）８及びその属性メモリ（ＨＭＡ）９のアドレス
信号ＲＭＡＳＡを発生する。６はバスドライバ（ＢＤ）
であり、ＭＰＵＩからのアドレス信号ＲＭＡＳＡに従っ
てリフレシュメモリ８又は９への表示データ又は属性デ
ータの書き込みに用いられる。尚、アドレス信号ＲＭ　
Ａ　Ｓ　Ａは、信号ＬＣ及び信号ＣＣから生成される時
は１文字（１バイト）当り２回生成される。１回はＲＭ
Ｓ用であり、１回はＲＭ　Ａ　ｅ用である。

８は表示データメモリ（ＲＭ）であり、画面弁の１バイ
トコード及び２バイトコードの表示データを記憶する。

９は属性データメモリ（ＲＭＡ）であり、ＲＭ８の表示
データに対応（バイト毎に対応）する属性データを記憶
しているゆこれらの記憶容量は、例えば各２０００バイ
ト（８０文字／１行、２５行）用意しである。

第２図は実施例の属性データメモリ（ＲＭＡ）９の記憶
構造を示す図である。ＨＭＡ９の記憶単位は例えば１バ
イトとする。１バイトのＭＳビットは対応する表示デー
タのタイプ（例えば、０＝１バイトコード、１＝２バイ
トコード）を示す、また次のビットは表示データが２バ
イトコードの場合にその何バイト目であるか（例えば、
Ｏ＝第１バイト目、１＝第２バイト目）を示す。

更に残りのビットは他の表示制御（例えば白黒反転制御
等）に使用される。

７はカラム制御回路（Ｃ−ＣＮＴ）であり、キャラクタ
カウント信号ＣＣに応じてパターンジェネレータ選択回
路（ＰＧＳ）１０に制御コード信号を出力ず５゜第：３図は実施例のカラム制御回路（Ｃ−ＣＮＴ）７の
機能を説明する図である。図において、人力のカウント
値ＣＣ＝Ｏ（左端の文字位置）の時はカラム制御コート
信号＝０であり、カウント値ＣＣ，＝１−７８の時はカ
ラム制御コード信号＝１であり、カウント値ＣＣ＝７９
　（右端の文字位置）の時はカラム制御コード信号＝２
とする。

１０はパターンジェネレータ選択回路（ＰＧＳ）であり
、ＲＭ　Ａ　９及びＣ−ＣＮＴ７からの信号を入力とし
て、１バイトコ一ドパターン発生回路（ＰＧ−Ａ）１１
又は２バイトコ一ドパターン発生回路（ＰＧ−Ｋ）１２
の選択を行う。またＲ　Ｍ８からの表示データに従って
対応するパターン発十回路をアクセスする。

第４図は実施例のパターンジェネレータ選択回路（ＰＧ
Ｓ）１０の選択肋作を説明する図である。図において、
記号ｒＰＧ−ＡＪはＰＧ−Ａ１１を選択して、これにＲ
Ｍ８の１バイトコードを送る事を意味する。例えばカラ
ムＯ〜７９が全て１バイトコードの時は全てｒＰＧ−Ａ
Ｊである。

記号ｒＰＧ−ＫｌはＰＧ−Ｋ　１２を選択して、これに
ＲＭ８の２バイトコードを送ることを意味する。例えば
カラムＯが２バイトコードの第１バイト目で始まる時は
ｒＰＧ−ＫＪである。またカラム１〜７８における２バ
イ゛ト・コードには何ら制限無＜　ｒＰＧ−ＫＪである
。

記号ｒＰＧ−Ａ″２」はＰＧＡ！、１を選択して、これ
に例えば所定の１バイトコード［８１ＨＪ　　（Ｈはヘ
キサ表示）を送る事を意味する。

カラム７つに２バイトコードの第１バイト目があるとき
は、そのまま２バイトコードなパターン変換するとパタ
ーンが右側にはみ出し、画面を見づらくする。そこで、
ここには所定の１バイト−コードパターン（２バイトコ
ードパターンよりパターン幅が狭い）を表示して使用者
にその旨を知らゼる。

記号ｒＰＧ−Ａ″１」はＰＧ−Ａｌｌを選択して、これ
に例えば所定の１バイトコード「８２１１」を送る事を
意味する。カラムＯに２バイト５　　Ｆの第２バイト目
があるときは、そのまま２バイトコードをパターン変換
するとパターンが左側にはみ出し、画面を見づらくする
。そこで、ここには他の所定の１バイトコードパターン
を表示して使用者にその旨を知らせる。尚、カラム１〜
７９に２バイトフードの第２バイト目があるときは何ら
の制限も無く、よってｒＰＧ−ＫＪである。

ＰＧ−Ａ　１１及びＰＧ−Ｋ　１２はＰＧＳ　ｉ　Ｏか
らのコード出力とラスクカウンタ信号ＲＣを人力とする
Ｒ　ＯＭにより構成されている。

第５図（Ａ）は実施例の１バイトコード８１（Ｈ）のフ
ォントパターンを示す図であり、第５図（Ｂ）は実施例
の１バイトコード８２　（Ｈ）のフォントパターンを示
す図である。好ましくは、図示の如くフォントパターン
を変えて何れの状態にあるかを識別可能にする。

１３は変換回路（Ｐ−３）であり、ＰＧ−Ａｌｌ又はＰ
Ｇ−Ｋ　１２からのパラレルフォントパターン出力をク
ロック信号ＣＬＫによりシリアルビデオ信号に変換する
。１４はビデオ制御回路（ＶＣ）であり、同期信号５Ｙ
ＮＣ及び表示信号ＤＩＳＰの区間にシリアルビデオ信号
をＣＲＴ表示装１斤１５に表示する。

尚、」１記のＣＲＴ表示装置１５の代りに液晶表示器、
プラズマ表示器等を使用しても良い。

また、画面の横書き制御について説明したが画面の縦書
き制御も同様である。

［発明の効果］以上述べた如く本発明によれば、予めスクロール等の煩
雑な処理をする必要が無い。また不完全なレイアウトが
そのまま表示され、オリジナルデータに忠実な編集を行
える。

【図面の簡単な説明】

第１図は実施例のＣＲＴ表示装置のブロック構成図、第２図は実施例の属性データメモリ（ＨＭＡ）９の記憶
構造を示す図、第３図は実施例のカラム制御回路（Ｃ−ＣＮＴ）７の機
能を説明する図、第４図は実施例のパターンジェネレータ選択回路（ＰＧ
Ｓ）１０の選択動作を説明する図、第５図（Ａ）は実施
例の１バイトコード８１（Ｈ）のフォントパターンを示
す図、第５図（Ｂ）は実施例の１バイトコード８２（Ｈ）のフ
ォントパターンを示す図である。図中、１・・・マイクロプロセッサユニット（ｈｑｐＵ
）、２・・・アドレスバス（Ａ−Ｂ）、３・・・データ
バス（Ｄ−Ｂ）、４・・・ＣＲＴ表示制御回路（ＣＲ］
”Ｃ）、５・・・アドレスセレクタ（ＲＭＡＳ）、６・
・・バスドライバ（ＢＤ）　、７・・・カラム制御回路
（Ｃ−ＣＮＴ）、８・・・表示データメモリ（ＲＭ）、
９・・・属性データメモリ（ＲＭＡ）、１０・・・パタ
ーンジェネレータ選択回路（ＰＧＳ）、１１・・・１バ
イトコ一ドパターン発生回路（ＰＧ−Ａ）、１２・・・
２バイトコ一ドパターン発生回路（ＰＧ−Ｋ）、１３・
・・変換回路（Ｐ−Ｓ）、１４・・・ビデオ制御回路（
ＶＣ）、１５・・・ＣＲＴ表示装置である。特許出願人　　キャノン株式会社０−１ハ゛イトコート１−２ハイドコート第２図第３図

Claims

【特許請求の範囲】

（１）１文字についての１バイトコードと２バイトコー
ドが混在した表示データを記憶する記憶手段と、表示行端部の表示データをアクセスする際に表示２行分
の各行に存在する１バイトコードを検出する検出手段と
、前記検出手段の検出により当該表示行の端部に所定のパ
ターン情報を表示する表示制御手段を備えることを特徴
とする表示装置。
（２）表示制御手段は、検出手段が２バイトコードの第
１バイト目が当該表示行の終端にあると検出したことに
より第１のパターン情報を表示し、２バイトコードの第
２バイト目が当該表示行の始端にあると検出したことに
より第２のパターン情報を表示することを特徴とする請
求項第１項記載の表示装置。