JPS62168241A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS62168241A JPS62168241A JP61008998A JP899886A JPS62168241A JP S62168241 A JPS62168241 A JP S62168241A JP 61008998 A JP61008998 A JP 61008998A JP 899886 A JP899886 A JP 899886A JP S62168241 A JPS62168241 A JP S62168241A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- address
- control
- access
- access address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 239000000700 radioactive tracer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラム制御装置に関する。
従来のマイクロプログラム制御装置は、その動作中にア
クセス（実行）されたアドレスを記憶保持する手段はな
いのが普通で、るるとしても外部に状態履歴装置（トレ
ーサ）全備え、これに、アクセスされたアドレスを逐次
記憶していくもので６つ次。
クセス（実行）されたアドレスを記憶保持する手段はな
いのが普通で、るるとしても外部に状態履歴装置（トレ
ーサ）全備え、これに、アクセスされたアドレスを逐次
記憶していくもので６つ次。
一般にマイクロプログラムの開発評価においては、多数
のテストプログラムを走行し、全マイクロプログラムス
テップの正当性を確認する必要がめる。
のテストプログラムを走行し、全マイクロプログラムス
テップの正当性を確認する必要がめる。
しかし、上述し１′Ｃアクセスアドレス記憶機能をもた
ない従来のマイクロプログラム装置においては、テスト
プログラムに裏ってアクセスされる制御記憶部のアドレ
ス、すなわちマイクロプログラムステップ全、人手に工
って論理的に解明しなければならないために多くの労力
と時間を要しｔｏ一方、外部にトレーサをもつものでに
、マイクロプログラムの性質上、同一ステップが多数回
実行されルト、トレーサメモリがオーバーフローしてし
葦い、目的の＠能を果たさない場合が常でろつ九〇 〔問題点全解決する几めの手段〕 本発明のマイクロプログラム制御装置は、制御記憶部の
チェックピッ）を初期化する手段、アクセスアドレス記
憶モードが指示されたとき制御記憶部の故障検出機能を
無効にする手段お工びアクセスアドレス記憶モードが指
示されているとき、制御記憶部の動作中にアクセスされ
ｔアドレスのチェックビットに当該アドレスがアクセス
されたこと全示す情報を書き込む手段を有している。
ない従来のマイクロプログラム装置においては、テスト
プログラムに裏ってアクセスされる制御記憶部のアドレ
ス、すなわちマイクロプログラムステップ全、人手に工
って論理的に解明しなければならないために多くの労力
と時間を要しｔｏ一方、外部にトレーサをもつものでに
、マイクロプログラムの性質上、同一ステップが多数回
実行されルト、トレーサメモリがオーバーフローしてし
葦い、目的の＠能を果たさない場合が常でろつ九〇 〔問題点全解決する几めの手段〕 本発明のマイクロプログラム制御装置は、制御記憶部の
チェックピッ）を初期化する手段、アクセスアドレス記
憶モードが指示されたとき制御記憶部の故障検出機能を
無効にする手段お工びアクセスアドレス記憶モードが指
示されているとき、制御記憶部の動作中にアクセスされ
ｔアドレスのチェックビットに当該アドレスがアクセス
されたこと全示す情報を書き込む手段を有している。
アクセスアドレス記憶モード指示中は、チェックビット
によって当該アドレスへのアクセスの有無が示される。
によって当該アドレスへのアクセスの有無が示される。
次に、本発明について図面を参照して説明する。
図は本発明の一実施例を示すブロック図でるる。
制御記ｉ童部１ｉＣは、装置各部を制御する制御ピット
部１１とパリティチェックを行うｔめのパリティチェッ
クピット１２とからなるマイクログログラムが格納され
ている。マイクロプログラムシーケンス制御部２は、通
常動作時には制御ビット部１１内のアドレスフィールド
の値を結線Ｌ４ ’ｊｚ通じて得、次に実行すべきマイ
クロプログラムのアドレスを制御記憶部１に結線Ｌ３を
通して与える。
部１１とパリティチェックを行うｔめのパリティチェッ
クピット１２とからなるマイクログログラムが格納され
ている。マイクロプログラムシーケンス制御部２は、通
常動作時には制御ビット部１１内のアドレスフィールド
の値を結線Ｌ４ ’ｊｚ通じて得、次に実行すべきマイ
クロプログラムのアドレスを制御記憶部１に結線Ｌ３を
通して与える。
アクセスアドレス記憶制御部３は、アクセスアドレス記
憶モードを結線Ｌｌ 、Ｌ２ ｉ通してそれぞれ制御記
憶部１のパリティピット部１２と故障検出回路５とに与
える。アクセスアドレス記憶モードを指示し九とき、ア
クセスアドレス記憶制御部３は、マイクロプログラムシ
ーケンス制御部２を制御して制御記憶部１へのアドレス
を順次質えながら、ハリティビット部１２のみに結線Ｌ
１から値 雫Ｏ＃を書込む。これは、結線Ｌ２のアクセ
スアドレス記憶モード信号がパリティピット部１２に対
する書込み指示信号となるように構成されている几めで
ろる。このＬうにして、パリティピット部１２のすべて
のアドレスに対して初期化が行われる。次に、アクセス
アドレス記憶制御部３は、結線Ｌ２’ｉアクセスアドレ
ス記憶モードにしｔままで結線Ｌｌの値？ ｌ’にする
とともに、マイクロプログラムシーケンス制御部２に通
常動作の起動を指示する。その後、通常動作としてマイ
クロプログラムシーケンス制御部２にＬりて与えら 。
憶モードを結線Ｌｌ 、Ｌ２ ｉ通してそれぞれ制御記
憶部１のパリティピット部１２と故障検出回路５とに与
える。アクセスアドレス記憶モードを指示し九とき、ア
クセスアドレス記憶制御部３は、マイクロプログラムシ
ーケンス制御部２を制御して制御記憶部１へのアドレス
を順次質えながら、ハリティビット部１２のみに結線Ｌ
１から値 雫Ｏ＃を書込む。これは、結線Ｌ２のアクセ
スアドレス記憶モード信号がパリティピット部１２に対
する書込み指示信号となるように構成されている几めで
ろる。このＬうにして、パリティピット部１２のすべて
のアドレスに対して初期化が行われる。次に、アクセス
アドレス記憶制御部３は、結線Ｌ２’ｉアクセスアドレ
ス記憶モードにしｔままで結線Ｌｌの値？ ｌ’にする
とともに、マイクロプログラムシーケンス制御部２に通
常動作の起動を指示する。その後、通常動作としてマイ
クロプログラムシーケンス制御部２にＬりて与えら 。
れるアドレスのマイクロプログラムステップが順次読出
レジスタ４に読み出され実行される。このとき、パリテ
ィピット部１２は、上述し九通り結線ＬＬから１込デー
タとして隼１ ｒｒが、また結線Ｌ２から書込指示信号
が与えられる。すなわち、実行されるアドレスのパリテ
ィビットには値１１″がセットされる。故障検出回路５
は、アクセスアドレス記憶モードが指示されていないと
きには読出しレジスタ４の内容のパリティチェックを行
い、エラーがあれば結ｉＬ８に出力するが、パリティが
保証されないアクセスアドレス記憶モード指定時にはこ
のチェック機能は無効となる。
レジスタ４に読み出され実行される。このとき、パリテ
ィピット部１２は、上述し九通り結線ＬＬから１込デー
タとして隼１ ｒｒが、また結線Ｌ２から書込指示信号
が与えられる。すなわち、実行されるアドレスのパリテ
ィビットには値１１″がセットされる。故障検出回路５
は、アクセスアドレス記憶モードが指示されていないと
きには読出しレジスタ４の内容のパリティチェックを行
い、エラーがあれば結ｉＬ８に出力するが、パリティが
保証されないアクセスアドレス記憶モード指定時にはこ
のチェック機能は無効となる。
以上説明したように、本発明によれば、パリティピット
’（ｃ−用いて実際に実行し几すべてのマイクロプログ
ラムステップを表示するようにし之ことにょ９１少ない
ハードウェア量で、評価されｔマイクロプログラムステ
ップを容易に知ることができる効果がある。
’（ｃ−用いて実際に実行し几すべてのマイクロプログ
ラムステップを表示するようにし之ことにょ９１少ない
ハードウェア量で、評価されｔマイクロプログラムステ
ップを容易に知ることができる効果がある。
図は本発明の一実施例を示すブロック図である。
１・・・・制御記憶部、２・・・φマイクロプログラム
シーケンス制御部、３・・・・アクセスアドレス記憶制
御部、１２・・・・パリティピット部。
シーケンス制御部、３・・・・アクセスアドレス記憶制
御部、１２・・・・パリティピット部。
Claims (1)
- 制御記憶部のチェックビットを初期化する手段と、アク
セスアドレス記憶モードを指示する手段と、このアクセ
スアドレス記憶モードが指示されたとき制御記憶部の故
障検出機能を無効にする手段と、アクセスアドレス記憶
モードが指示されているとき、制御記憶部の動作中にア
クセスされたアドレスのチェックビットに当該アドレス
がアクセスされたことを示す情報を書き込む手段とを備
えたことを特徴とするマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61008998A JPS62168241A (ja) | 1986-01-21 | 1986-01-21 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61008998A JPS62168241A (ja) | 1986-01-21 | 1986-01-21 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62168241A true JPS62168241A (ja) | 1987-07-24 |
Family
ID=11708353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61008998A Pending JPS62168241A (ja) | 1986-01-21 | 1986-01-21 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62168241A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007136578A (ja) * | 2005-11-16 | 2007-06-07 | Disco Abrasive Syst Ltd | 切削装置 |
-
1986
- 1986-01-21 JP JP61008998A patent/JPS62168241A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007136578A (ja) * | 2005-11-16 | 2007-06-07 | Disco Abrasive Syst Ltd | 切削装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432748A (en) | Solid state peripheral storage device | |
| US4423508A (en) | Logic tracing apparatus | |
| JPS62168241A (ja) | マイクロプログラム制御装置 | |
| JPH04357519A (ja) | メモリ装置 | |
| JPH01273154A (ja) | Ｅｃｃ回路付記憶装置 | |
| KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
| JPS5870500A (ja) | 半導体記憶回路 | |
| JP3123774B2 (ja) | 記憶装置 | |
| JPH0256644A (ja) | マイクロプロセッサ用デバッグ装置 | |
| JPS617947A (ja) | 制御記憶装置 | |
| JPS60225942A (ja) | マイクロプログラム制御装置 | |
| JPS6332642A (ja) | 情報処理装置 | |
| JPH04332997A (ja) | 障害処理システム | |
| JPH02122349A (ja) | メモリデータ入出力制御方式 | |
| JPH0368048A (ja) | メモリテスト方式 | |
| JPS59176851A (ja) | デ−タ格納方式 | |
| JPS61105789A (ja) | 磁気バブル制御回路 | |
| JPS6184749A (ja) | プロセツサ保守装置 | |
| JPS6325379B2 (ja) | ||
| JPS62293582A (ja) | メモリ装置 | |
| JPS6362771B2 (ja) | ||
| JPS63136238A (ja) | マイクロプログラム制御装置 | |
| JPH09305444A (ja) | カバレッジメモリ | |
| JPS5833574B2 (ja) | ニユウシユツリヨクソウチ ノ ジヨウタイヒヨウジシテイホウシキ | |
| JPS59186048A (ja) | マイクロプログラム制御方式 |