JPS62293582A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 技術分野 本発明はメモリ装置に関し、特にデータ処１．！Ｉ！装
置等で使用されるメモリ装置に関する。

従来技術 従来、この種のメモリ装置では、書込み要求元からの書
込み要求によって書込みデータをメモリに書込んでいた
が、この書込み要求元を識別するための情報を記憶して
おく機能を有していなかつた。

このような従来のメモリ装置は、書込み要求元を識別す
るための情報を記憶しておく機能を有していなかったの
で、メモリの内容が破壊されるような故障あるいはバグ
がある場合、破壊されたのちしばらくしてから破壊され
たことが検出されるのが一般的であり、この破壊の検出
が遅いためにどの書込み要求元がメモリの内容を破壊し
たのかを見つけることが非常に困難であるという欠点が
あった。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、特定データによりメモリの内容が破壊さ
れた場合にこの原囚元を容易に見つけられるメモリ装置
の提供を目的とする。

発明の構成 本発明によるメモリ装置は、書込み要求元からの書込み
要求に応じて害込みデータをメモリに記憶するメモリ装
置であって、前記書込みデータが予め定められた特定デ
ータパターンと一致したとき、前記書込み要求元を特定
する識別情報を前記メモリに対応させて記憶する記憶手
段を設けたことを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例を示すブロック図である。図
において、アドレスレジスタ１はメモリ５．６へのアク
セス時のアドレス１００を保持する２４ビツトのレジス
タであり、アドレスレジスタ１からの出力１０４によっ
てメモリ５，６に書込むべきアドレスを指示し、または
、メモリ５．６から読出すべきアドレスを指示する。

データレジスタ２はメモリ５へのライトデータ１０１を
保持する６４ビツトのレジスタで、データレジスタ２の
出力データ１０５がメモリ５の該当番地に書込まれる。

また、出力データ１０５は比較回路１２で一致チェック
に使用される。

マスクレジスタ３はメモリ５へのデータ書込みの時に、
どのバイト位置のデータを変更するのかを示すライトマ
スク情報１０２を保持する８ビツトのレジスタである。

また、このライトマスク情報１０２はメモリ６へ識別情
報を占込む場合にも使用される。マスクレジスタ３の出
力１０６はメモリ５゜６に送られ、該当番地の１ワード
のどの位置を変更するのかの１ｉｉｌＪ　ｔＨに使用さ
れる。さらにこの出力信号１０６は比較回路１２にも送
られ、データの一致チェックの制御に使用される。

データレジスタ４はメモリ６へのライトデータの書込み
要求元識別情報１０３を保持する３ビツトのレジスタで
、データレジスタ４の出力データ１０７がメモリ６の該
当番地に書込まれる。

メモリ５は６４ビットＸ２Ｍワードのメモリであり、制
御回路９から出力されるライト信＠１１４によって書込
み動作を行い、信号１０８として読出される。

メモリ６は２４ビットＸ２Ｍワードのメモリであり、制
御回路９から出力されるライト信号１１５によって書込
み動作を行い、信号１０９として読出される。

データレジスタ７はメモリ５から読出されたデータ１０
８を制御回路９から出力されるセット信号１１６によっ
て保持する６４ビツトのレジスタである。データレジス
タ７の出力１１０はメモリ５に対して読出し要求を出す
各プロセッサ（図示せず）に送られる。

データレジスタ８はメモリ６から読出されたデータ１０
９を制御回路９から出力されるセット信号１１７によっ
て保持する２４ビツトのレジスタである。データレジス
タ８の出力１１１は、診断プロセッサ（図示せず）に送
られる。

制御回路９は主としてメモリ５，６の読出しと占込みと
を制御する回路であり、各プロセッサ（図示せず）から
送られてくる゛メモリアクセス要求信号１１２と、リー
ドライト指示信号１１３と、比較回路１２からの一致信
号１２２とを入力とし、ライト信号１１４　、１１５と
セット信号１１６　、１１７とを出力する。ライト信号
１１５はメモリアクセス要求信号１１２とリードライト
指示信号１１３と一致信号１２２とが共に「１」のとき
「１」、すなわら書込み指示信号として出力される。

比較データレジスタ１０はデータレジスタ２の内容と比
較するためのデータ１１８を保持する６４ビツトのレジ
スタである。この入力データ１１８はは診断プロセッサ
（図示せず）より送られ、比較したいデータパターン、
すなわち、故障やバグをおこしやすいデータパターンが
セットされ、出力データ１２０は比較回路１２に送られ
る。

比較バイト指定レジスタ１１は８ビツトのレジスタであ
り、データレジスタ２と比較データレジスタ１０の内容
の比較においてどのバイト位置を比較するのかの情報を
保持するレジスタである。

比較パイ１〜指定レジスタ１１からの出力はバイト指定
信号１２１として比較回路１２に送られ、各ビット０〜
７がそれぞれ各バイトＯ〜７に対応している。このバイ
ト指定信号１２１は値が「１」のとき比較を行う指示と
なる。入力データ１１９は診断プロセッサ（図示せず）
から比較バイト指定レジスタ１１に入力されてセットさ
れる。

比較回路１２はデータ１０５　、１２０と、バイト指定
信号１２１と、ライトマスク情報１０６とを入力とし、
指示されたバイト位ｎに対する書込みデータが比較デー
タレジスタの内容と一致しているかどうかをチェックす
る回路である。チェックの結果、一致したときには一致
信号１２２が「１」として出力される。

第２図は書込み要求元と識別情報との関係を示す図、第
３図は比較回路１２を詳細に示す回路図である。第２図
においては、３ビツトの識別信号が特定の書込み要求元
を表わし、例えば、識別信号「０１１」は書込み要求元
がＣＰｔＪ　（中央処理装置）１を表わしている。第３
図においては、比較回路１２がデータレジスタ２からの
データ１０５と比較データレジスタ１０からのデータ１
２０とを各バイト毎に比較していることを示している。

第４図はメモリ５，６への書込み動作時のタイムチャー
ト、第５図はメモリ５．６の読取り動作時のタイムチャ
ートである。

第１図と第４図と第５図とを用いて本発明の一実施例の
動作について説明する。

メモリ５，６へのアクセスは各プロセッサ（図示せず）
からのメモリアクセス要求信号１１２と共に、リードラ
イト指示信号１１３と、アドレス１００と、データ１０
１　と、ライトマスク情報１０２と、書込み要求元識別
情報１０３とが送られてくることで開始される。

書込み要求の場合（リードライト指示信号１１３が「１
」の時）には、第４図に示すように、メモリアクセス要
求信号１１２で、アドレス１００をアドレスレジスタ１
に、データ１０１をデータレジスタ２に、ライトマスク
情報１０２をマスクレジスタ３に、出込み要求元識別情
報１０３をデータレジスタ４にそれぞれセットし、次に
、制御回路９から出力されるライト信号１１４　、１１
５によってアドレスレジスタ１で指示されるメモリ５の
番地にデータレジスタ２の内容が、またメモリ６の同じ
番地にはデータレジスタ４の内容がそれぞれ書込まれる
。

このとき、マスクレジスタ３からの出力信号１０６で書
込みが指示された場所へのみ書込みが行われる。

比較回路１２において、比較を行うよう指示されたバイ
ト位置のデータレジスタ２のデータと比較データレジス
タ１０のデータとがチェックされ、これらのデータが一
致している場合にライト信号１１５が「１」となり、不
一致の場合には「０」となる。第４図ではライト信号１
１５が「１」のケースが示されている。不一致のためラ
イト信号１１５がｒＯＪのケースではメモリ６への書込
みは行われない。

読出し要求の場合（リードライト指示信号１１３がｒＯ
Ｊの時）には、第５図に示すように、メモリアクセス要
求信号１１２が「１」のときにアドレス１００をアドレ
スレジスタ１にセットし、制御回路９から出力されるセ
ット信号１１６　、１１７によってアドレスレジスタ１
で指示される番地のメモリ５．６のデータ１１０　、１
１１をそれぞれデータレジスタ７．８にセットする。デ
ータレジスタ７．８にセットされたデータは要求元に送
られる。

このように、メモリ５に書込まれるデータと予め設定さ
れた特定データとの一致を検出したとき、この書込まれ
るデータの書込み要求元の識別情報をメモリ５と対応さ
せて記憶させるメモリ６を設けることによって、この特
定データでメモリが破壊されるようなことが発生した場
合にこの原因元を容易に見つけることができる。

尚、本実施例では書込みデータを記憶するメモリ５のア
ドレスと書込み要求元の識別情報を記憶するメモリ６の
アドレスとが同じアドレスとなるようにしてメモリ６を
メモリ５に対応させたが、メモリ６に書込み要求元の識
別情報とこの書込み要求元からの書込みデータを書込ん
だメモリ５のアドレスとを記憶させてもよく、これに限
定されない。

発明の詳細 な説明したように本発明によれば、メモリに書込まれる
データと予め設定された特定データとの一致を検出した
とぎにこの書込まれるデータの書込み要求元の識別情報
をメモリに対応させて記憶するようにすることによって
、特定データによりメモリが破壊されるようなことが発
生した場合に、その原因元を容易に見つけることができ
るという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
書込み要求元と識別情報との関係を示す図、第３図は第
１図の比較回路を詳細に示す図、第４図は第１図のメモ
リへの書込み動作時のタイムチャート、第５図は第１図
のメモリの読取り動作時のタイムチャートである。 主要部分の符号の説明 ５．６・・・・・・メモリ ９・・・・・・制御回路 １０・・・・・・比較データレジスタ １１・・・・・・比較バイト指定レジスタ１２・・・・
・・比較回路

Claims (1)

【特許請求の範囲】
1. 書込み要求元からの書込み要求に応じて書込みデータを
   メモリに記憶するメモリ装置であつて、前記書込みデー
   タが予め定められた特定データパターンと一致したとき
   、前記書込み要求元を特定する識別情報を前記メモリに
   対応させて記憶する記憶手段を設けたことを特徴とする
   メモリ装置。