JPS6327939A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理装置等で使用するメモリ装置の改良
に関するものである。

〔従来の技術〕

データ処理装置等に於いては複数のプロセッサからアク
セス可能なメモリ装置が使用される場合があるが、従来
のこの種のメモリｕｌは各プロセッサからのデータを各
プロセッサによって指定されたアドレスに書込む機能及
び各プロセッサによって指定されたアドレスに記憶され
ているデータを読出す機能しか備えていないのが一般的
である。

〔発明が解決しようとする問題点〕

上述したように、従来のメモリ装置はただ単にプロセッ
サからのデータを指定されたアドレスに書込む殿能及び
プロセッサによって指定されたアドレスに書込まれてい
るデータを続出す機能しか備えていないため、次のよう
な問題点があった。

メモリ’ＡＭをアクセスすることができる複数のプロセ
ッサの中に、例えばアドレス生成手段の故障、バグ等を
有するプロセッサがあった場合、アドレスに異常があっ
ても、データに例えばパリティ異常等がなければ、メモ
リ装置に上記した故障１バグ等を有するプロセッサから
のデータが書込まれてしまう。即ち、メモリ装置の記憶
内容が破壊されてしまうことになる。しかし、従来のメ
モリ装置は羊にプロセンサからのデータを記憶している
だけであるので、上述したような記憶内容の破壊が検出
されても、どのプロセッサが記憶内容を破壊したのかを
容易に見つけ出せない問題があった。尚、上述したよう
な記憶内容の破壊は例えば次のようにして検出されるも
のである。即ち、上述したような故障、バグを有するプ
ロセッサＡが、プロセッサＢがある処理を行なうために
データを書込んでおいたメモリ装置のＮ番地にデータを
書込んだとすると、このＮ番地に記憶されているプロセ
ッサＡが書込んだデータを用いてプロセッサＢが処理を
行なうと論理矛盾が生じる場合があり、このような場合
、プロセッサＢはメモリ装置の記憶内容が破壊されたと
するものである。

本発明は前述の如き問題点を解決したものであり、その
目的はメモリ装置の記憶内容を破壊するようなデータの
書込みを行なったデータの書込要求元を容易に特定でき
るようにすることにある。

〔問題点を解決するための手段〕

本発明は前述の如き問題点を解決するため、複数の記憶
領域を有する第１のメモリと、該第１のメモリの前記各
記憶領域と対応する領域を有する第２のメモリと、 前記第１のメモリにデータの書込みが行なわれた際、前
記第１のメモリに対してデータの書込みを行なった書込
要求元の識別情報を、データの書込みが行なわれた前記
第１のメモリの記憶領域と対応する前記第２のメモリの
記憶領域に記憶させる制御手段とを設けたものである。

〔作　用〕

第１のメモリのある記憶領域にデータの書込みが行なわ
れた場合、該記憶領域と対応する第２のメモリの記憶領
域にはデータの書込みを行なった書込要求元の識別情報
が記憶される。従って、第１のメモリの記憶内容が破壊
された場合、第２のメモリの記憶内容を参照することに
より、破壊の原因となった書込要求元を特定することが
できる。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の実施例のブロック図であり、ｌはアド
レスレジスタ、２はデータレジスタ、３はマスクレジス
タ、４はデータレジスタ、５，６はそれぞれ第１３第２
のメモリ、７．８はデータレジスタ、９は制御回路であ
る。

また、第２図は第１図に示したメモリ装置を主記憶装置
ＭＭＵに使用したデータ処理装置の一構成例を示すブロ
ック図であり、ＣＰＵ１．ＣＰＵ２はプロセッサ、５Ｃ
ＵＩ、５ＣＵ２はシステム制御装置、ｓｖｐは診断プロ
センサ、ｌ０Ｆ１〜ｌ０Ｐ４は入出カプロセッサ、Ｃ）
１０１〜ＣＨＵ４はチャネル装置、ｐｃｕは周辺制御装
置である。

アドレスレジスタ１はメモリ５及びメモリ６へのアクセ
ス時のアドレスを保持する２４ビツト構成のレジスタで
あり、その出力１０４によってメモリ５及びメモリ６に
データを書込むべきアドレスまたはデータを読出すべき
アドレスを指示する。データレジスタ２はメモリ５への
ライトデータを保持する６４ビツト構成のレジスタであ
り、その出力データ１０５はメモリ５のアドレスレジス
タｌによって指示されたアドレスに書込まれる。尚、ア
ドレスレジスタｌによって指示されたアドレスの内、実
際にデータが書込まれるのは、後述する８ピント構成の
マスクレジスタ３に保持されているライトマスク情報に
よって指示されたバイト位置のみであり、例えばライト
マスク情報の第１ピントのみが″１”である場合はデー
タレジスタ２にセットされている６４ビツト　（８バイ
ト）のデータの内の第１バイトのデータのみがメモリ５
のアドレスレジスタ１によって指示されたアドレスの第
１バイトに書込まれ、ライトマスク情報の第３．第７ビ
ツトのみが“ｌ”である場合はデータレジスタ２にセン
トされている６４ビツト　（８バイト）のデータの内の
第３．第７バイトのデータのみがメモリ５のアドレスレ
ジスタ１によって指示されたアドレスの第３．第７バイ
トに書込まれることになる。

マスクレジスタ３はメモリ５へのデータの書込時にどの
バイト位置のデータを変更するかを示すライトマスク情
報を保持する８ビツト構成のレジスタである。また、メ
モリ６へ書込要求元の識別情報を書込む場合にも、２４
ビツトの中の３ピントずつで区切られたどの３ビツトを
変更するかということにも使用される。マスクレジスタ
３の出力１０６はメモリ５．６に加えられ、該当番地の
１ワードのどの位置を変更するかの制御に使用される。

データレジスタ４はデータの書込要求を行なった書込要
求元の識別情報を保持する３ビツト構成のレジスタであ
り、識別情報１０７はメモリ６の該当番地（アドレスレ
ジスタ１によって指示されたアドレスの内の対応するラ
イトマスク情報が“１”となっているところの３ピント
）に書込まれる。

第３図は書込要求元とその識別情報との関係の一例を示
した図であり、プロセッサＣＰＵＩが書込要求元である
場合には、データレジスタ４に識別情報“０”、“１”
、“０”が保持され、プロセッサＣＰＵ２が書込要求元
である場合にはデータレジスタ４に識別情報“０”、“
１”、“１”が保持され、人出カプロセッサｌ０ＰＩが
書込要求元である場合は識別情報“１”、“０°、“０
”が、入出カプロセッサ１ＯＰ２が書込要求元である場
合は識別情報“１”、“０″、“１”が、入出カプロセ
ッサ１０Ｐ３が書込要求元である場合は識別憤り“１”
。

“ｌ”１　“Ｏ”が、人出カプロセッサｌ０Ｐ４が書込
要求元である場合は、データメモリ４に識別情報“ｌ”
、“ｌ”、“１°が保持されるものである。

メモリ５は制御回路９からのライト信号１１４が“１”
の場合は書込動作を行ない、“０”の場合は続出動作を
行なう６４ビツトｘ　２　Ｍワードのメモリであり、読
出されたデータは信号線１０日を介してデータレジスタ
７に加えられる。また、メモリ６は制御回路９からのラ
イト信号１１５が“ｌ”の場合は書込動作を行ない、“
０”の場合は読出動作を行なう２４ビットＸ２Ｍワード
のメモリであり、続出されたデータは信号線１０９を介
してデータレジスタ８に加えられる。

データレジスタ７はメモリ５から続出されたデータを制
御回路９から出力されるセット信号１１６によって保持
する６４ビツト構成のレジスタであり、その出力１１０
はメモリ５に対して続出要求を出したプロセッサ或いは
入出カプロセッサに送られる。

また、データレジスタ８はメモリ６がら続出されたデー
タを制御回路９から出力されるセント信号１１７によっ
て保持する２４ビツト構成のレジスタであり、その出力
１１１は診断プロセッサｓｖＰに送られる。

制御回路９は主としてメモリ５．６の読出し。

書込みを制御する回路であり、各プロセッサから送られ
てくるメモリアクセス要求信号１１２及びリードライト
指示信号１１３に従ってライト信号１１４゜１１５及び
セット信号１１６，１１７を出力するものである。

次に第４図１第５図を参照してデータの書込時。

続出時の動作を説明する。

プｌ：＋　（！　ノサＣＰＵ１．ＣＰＩＩ２　、入出カ
ブｃ＋　セーフすｔＯＰ１〜］ＯＰ４はメモリ５にデー
タを書込む場合、第４図に示すように、メモリアクセス
要求信号１１２及びリードライト指示信号１１３を所定
時間“１°とすると共に、アドレス１００．ライトデー
タ１０１．ライトマスク情報１０２及び自己に与えられ
ている識別憤６１０３を送出する。、：れらの信号、デ
ータはシステム制′４″ｎ装置５ＣＵＩ或いはシステム
制御装置５ＣＵ２を介して第１図に示した構成を有する
主記憶装置ＭＭＩＪに加えられる。アドレスレジスフ１
．データレジスタ２．マスクレジスタ３及びデータレジ
スタ４はそれぞれメモリアクセス要求信号１１２の立上
がりに於いて、アドレスｉｏｏ、ライトデータ］、　０
１　、ライトマスク情報１０２及び識別情報１０３をセ
ットし、制御回路９はメモリアクセス要求信号１１２の
立上がりに於いてライト信号１１４．１１５を同図に示
すように所定時間“１”とする。これにより、メモリ５
のアドレスレジスタ１によって化示されたアドレスの内
のマスクレジスタ３によって指定されたバイト位置にデ
ータレジスタ２の対応するバイト位置にセットされてい
゛るライトデータが書込まれ、メモリ６のアドレスレジ
スタ１によって指示されたアドレスの内のマスクレジス
タ３によって指定された位ｒにデータレジスタ４にセン
トされている識別情報が記憶される。

例えば人出カプロセッサ［ＯＦ２がメモリアクセス要求
信号１１２を出力し、その時のアドレス１００が３０番
地、ライトマスク情報１０２が“０°、“０″１“１”
、”Ｏ″、′０”、０”、“０″、′０”であるとする
と、メモリ５の３０番地の第３バイトにデータレジスタ
２の第３バイトにセントされているデータが書込まれ、
メモリ６の３０番地の７〜９ビツトに識別情報“１”１
　“０゛、“１”　（第３図参照）が書込まれることに
なる。

また、プロセッサＣＰＵＩ、ＣＰυ２、入出カプロセッ
サｌ０ＰＩ〜ｌ０Ｐ４はメモリ５に記憶されているデー
タを読出す場合、第５図に示すように、メモリアクセス
要求信号１１２を所定時間“１”とすると共にアドレス
１００を送出する。これらの信号はシステム制御装置５
ＣＵＩ或いはシステム制御装置５ＣＵ２を介して第１図
に示す構成を有する主記憶装置ＭＭＵに加えられる。ア
ドレスレジスタ１はメモリアクセス要求信号１１２の立
上がりに於いて、アドレス１００をセットし、これによ
り、メモリ５．６のアドレスレジスタ１によって指示さ
れたアドレスからデータが続出される。制御回路９はメ
モリアクセス要求信号１１２が立上がった後、第５図に
示すようにセット信号１１６．１１７を所定時間１１ｓ
とする。

これにより、データレジスタ７．８にメモリ５゜６から
読出されたデータがセットされ、データレジスタ７にセ
ントされたデータは信号ｖＡ１１０を介して続出要求元
のプロセッサＣＰＵＩ、ＣＰＵ２或いは入出カプロセッ
サｌ０ＰＩ〜ｌ０Ｐ４に送出され、データレジスタ８に
セントされたデータは信号線１１１を介して診断プロセ
ッサＳｖＰに送出される。

次に、メモリ装置の記憶内容が破壊されたことが検出さ
れた場合の動作を説明する。

今、例えば、プロセッサｃｐｕｔがメモリ５のＮ番地に
記憶されているデータを読込み、ある処理を実行したと
ころ、論理矛盾が発生したとする。プロセッサＣＰＵＩ
は論理矛盾が発生すると、メモリ５の記憶内容が破壊さ
れているとしてこの旨を診断プロセッサＳｖＰに通知す
ると共に、記憶内容が破壊されている位置（Ｎ番地）を
診断プロセッサｓｖＰに通知する。これにより、診断プ
ロセッサＳｖＰはメモリ６のＮ番地に記憶されている識
別情報を読出す、ここで、メモリ６のＮ番地にはメモリ
５のＮ番地にデータを書込んだ書込要求元の識別番号が
書込まれているものであるから、メモリ６から読出した
識別情報に基づいて記憶内容の破壊の原因となった書込
み要求元を容易に見つけ出すことが可能となる。

〔発明の効果〕

以上説明したように、本発明は、複数の記憶領域を有す
るメモリ５等の第１のメモリと、第１のメモリの各記憶
領域と対応する記憶領域を有するメモリ６等の第２のメ
モリと、第１のメモリにデータの書込みが行なわれた際
、第１のメモリに対してデータの書込みを行なった書込
要求元の識別情報をデータの書込みが行なわれた第１の
メモリの記憶領域と対応する第２のメモリの記憶領域に
記憶させる制御回路９等からなる制御手段を備えたもの
であり、第１のメモリのあるアドレスに最後に書込みを
行った書込要求元の識別情報が第２のメモリの対応する
アドレスに登録されるものであるから、メモリの記憶内
容が破壊された場合、第２のメモリの記憶内容を参照す
ることにより、記憶内容を破壊した書込要求元を容易に
捜出すことができる利点がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は本発明
に係るメモリ装置を使用したデータ処理装置の構成例を
示すブロック図、第３図は書込要求元と識別情報との関
係を示す図、 第４図は書込時のタイムチャート及び、第５図は続出時
のタイムチャートである。 図に於いて、１・・・アドレスレジスタ、２．４゜７．
８・・・データレジスタ、３・・・マスクレジスタ、５
．６・・・メモリ、９・・・制御回路、聞Ｕ・・・主記
憶装置、ＣＰＵＩ、ＣＰＵ２−・・プＯセフす、５ＣＵ
Ｉ、５ＣＵ２　・’ｉステム制御装置、ｌ０ＰＩ　−１
０Ｐ４・・・入出カプロセッサ、ＣＩＩＵＩ−ＣＩＩ０
４・・・チャネル装置、ＰＣＬＩ・・・周辺制御回路。

Claims (1)

1. 【特許請求の範囲】 複数の記憶領域を有する第１のメモリと、 該第１のメモリの前記各記憶領域と対応する記憶領域を
   有する第２のメモリと、 前記第１のメモリにデータの書込みが行なわれた際、前
   記第１のメモリに対してデータの書込みを行なった書込
   要求元の識別情報を、データの書込みが行なわれた前記
   第１のメモリの記憶領域と対応する前記第２のメモリの
   記憶領域に記憶させる制御手段とを備えたことを特徴と
   するメモリ装置。