JPS6261977B2 - - Google Patents
Info
- Publication number
- JPS6261977B2 JPS6261977B2 JP58054910A JP5491083A JPS6261977B2 JP S6261977 B2 JPS6261977 B2 JP S6261977B2 JP 58054910 A JP58054910 A JP 58054910A JP 5491083 A JP5491083 A JP 5491083A JP S6261977 B2 JPS6261977 B2 JP S6261977B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- controller
- disk
- data
- disk device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims description 3
- 230000005856 abnormality Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロプロセツサとデータの授受を
行うデイスク装置におけるダイレクト・メモリ・
アクセス装置に関する。
行うデイスク装置におけるダイレクト・メモリ・
アクセス装置に関する。
従来の構成とその問題点
従来、マイクロプロセツサ〔以下、CPUと称
す〕よりダイレクト・メモリ・アクセス〔以下、
DMAと称す〕にてデイスク装置へデータを書き
込む場合、書き込まれたデータが正しいかどうか
をチエツクするには、第１図に示すように、先
ず、DMAコントローラ１よりアドレス２、読み
取りコマンド３を出し、第１のメモリ４よりデー
タ５を読み出し、次に書き込みコマンド６をデイ
スクコントローラ７へ与え、第１のメモリ４の内
容をデイスク装置８へ書き込む。アドレス２は順
次インクリメントされ、所定の転送語数がデイス
ク装置８へ書き込まれる。第２図はそのタイミン
グチヤートを示す。すなわち、アドレス２〔第２
図ａ〕に対しての読み取りコマンド３〔第２図
ｂ〕にて、第１のメモリ４よりデータ５〔第２図
ｃ〕が読み出され、書き込みコマンド６〔第２図
ｄ〕にてこのデータ５をデイスクコントローラ７
へ転送する。
す〕よりダイレクト・メモリ・アクセス〔以下、
DMAと称す〕にてデイスク装置へデータを書き
込む場合、書き込まれたデータが正しいかどうか
をチエツクするには、第１図に示すように、先
ず、DMAコントローラ１よりアドレス２、読み
取りコマンド３を出し、第１のメモリ４よりデー
タ５を読み出し、次に書き込みコマンド６をデイ
スクコントローラ７へ与え、第１のメモリ４の内
容をデイスク装置８へ書き込む。アドレス２は順
次インクリメントされ、所定の転送語数がデイス
ク装置８へ書き込まれる。第２図はそのタイミン
グチヤートを示す。すなわち、アドレス２〔第２
図ａ〕に対しての読み取りコマンド３〔第２図
ｂ〕にて、第１のメモリ４よりデータ５〔第２図
ｃ〕が読み出され、書き込みコマンド６〔第２図
ｄ〕にてこのデータ５をデイスクコントローラ７
へ転送する。
次に書き込まれたデータのチエツクであるが、
今度は逆にデイスク装置８よりデータがデイスク
コントローラ７へ渡され、かつDMAコントロー
ラ１よりアドレス２、読み取りコマンド３を出力
し、デイスクコントローラ７よりデータ５を取り
出す。これは第１のメモリ４とは別のアドレスの
第２のメモリ９へ書き込まれる。第２のメモリ９
へ書き込まれたデータは、デイスク装置８へ書き
込んだ第１のメモリ４のブロツクと照合され、異
常有無がチエツクされる。第３図はこの時のタイ
ミングチヤートで、ａはアドレス２，ｂは読み取
りコマンド３，ｃはデイスクコントローラ７から
のデータ５，ｄは第２のメモリ９へ書き込むため
の書き込みコマンド６である。このように従来で
は、書き込まれたデータのチエツクのために、チ
エツク用のメモリエリアが必要になり、コストア
ツプを招いている。
今度は逆にデイスク装置８よりデータがデイスク
コントローラ７へ渡され、かつDMAコントロー
ラ１よりアドレス２、読み取りコマンド３を出力
し、デイスクコントローラ７よりデータ５を取り
出す。これは第１のメモリ４とは別のアドレスの
第２のメモリ９へ書き込まれる。第２のメモリ９
へ書き込まれたデータは、デイスク装置８へ書き
込んだ第１のメモリ４のブロツクと照合され、異
常有無がチエツクされる。第３図はこの時のタイ
ミングチヤートで、ａはアドレス２，ｂは読み取
りコマンド３，ｃはデイスクコントローラ７から
のデータ５，ｄは第２のメモリ９へ書き込むため
の書き込みコマンド６である。このように従来で
は、書き込まれたデータのチエツクのために、チ
エツク用のメモリエリアが必要になり、コストア
ツプを招いている。
発明の目的
本発明はメモリ容量を増加させることなくデー
タ・チエツクができるダイレクト・メモリ・アク
セスを提供することを目的とする。
タ・チエツクができるダイレクト・メモリ・アク
セスを提供することを目的とする。
発明の構成
本発明のダイレクト・メモリ・アクセス装置
は、ダイレクト・メモリ・アクセス・コントロー
ラからの指令によりメモリの内容をデイスク・コ
ントローラを介してデイスク装置へ入力するよう
構成すると共に、前記デイスク装置から前記デイ
スク・コントローラを介して出力される読み出し
データの前記メモリへの書き込みを禁止する書き
込みコントローラを設け、書き込み時に前記デイ
スク・コントローラに冗長ビツトを付加する冗長
ビツト付加手段を設け、メモリへのデイスク装置
からの読み出しデータの書き込みをやめ、書き込
み時に付加するデイスクコントローラのCRCビ
ツトを読み出し時に再チエツクして異常をチエツ
クし、メモリ容量の増加を防ぐことを特徴とす
る。
は、ダイレクト・メモリ・アクセス・コントロー
ラからの指令によりメモリの内容をデイスク・コ
ントローラを介してデイスク装置へ入力するよう
構成すると共に、前記デイスク装置から前記デイ
スク・コントローラを介して出力される読み出し
データの前記メモリへの書き込みを禁止する書き
込みコントローラを設け、書き込み時に前記デイ
スク・コントローラに冗長ビツトを付加する冗長
ビツト付加手段を設け、メモリへのデイスク装置
からの読み出しデータの書き込みをやめ、書き込
み時に付加するデイスクコントローラのCRCビ
ツトを読み出し時に再チエツクして異常をチエツ
クし、メモリ容量の増加を防ぐことを特徴とす
る。
実施例の説明
以下、本発明の一実施例を第４図〜第６図に基
づいて説明する。第４図はハードウエアのブロツ
クで、１０はメモリ、１１はデイスク・コントロ
ーラ、１２はデイスク装置、１３はDMAコント
ローラ、、１４は書き込みコントローラである。
づいて説明する。第４図はハードウエアのブロツ
クで、１０はメモリ、１１はデイスク・コントロ
ーラ、１２はデイスク装置、１３はDMAコント
ローラ、、１４は書き込みコントローラである。
第５図はデイスク装置１２への書き込み時のタ
イミングチヤートを示す。メモリ１０の内容をデ
イスクコントローラ１１径由にてDMA転送する
場合、DMAコントローラ１３からアドレス１５
〔第５図ａ〕、読み取りコマンド１６〔第５図ｂ〕
を出力し、メモリ１０よりデータ１７〔第５図
ｃ〕を読み出し、次に書き込みコマンド１８〔第
５図ｄ〕をデイスクコントローラ１１へ与え、メ
モリ１０の内容をデイスク装置１２へ書き込む。
アドレス１５は順次インクリメントされ、所定の
転送語数がデイスク装置１２へ書き込まれる。必
要量の転送後、デイスク装置１２に書き込まれた
後、デイスクコントローラ１１にて書き込まれた
データに対して、CRCビツトが付加され、デイ
スク装置１２に記録される。
イミングチヤートを示す。メモリ１０の内容をデ
イスクコントローラ１１径由にてDMA転送する
場合、DMAコントローラ１３からアドレス１５
〔第５図ａ〕、読み取りコマンド１６〔第５図ｂ〕
を出力し、メモリ１０よりデータ１７〔第５図
ｃ〕を読み出し、次に書き込みコマンド１８〔第
５図ｄ〕をデイスクコントローラ１１へ与え、メ
モリ１０の内容をデイスク装置１２へ書き込む。
アドレス１５は順次インクリメントされ、所定の
転送語数がデイスク装置１２へ書き込まれる。必
要量の転送後、デイスク装置１２に書き込まれた
後、デイスクコントローラ１１にて書き込まれた
データに対して、CRCビツトが付加され、デイ
スク装置１２に記録される。
第５図のタイミングチヤートに示すようにアド
レス１５に対しての読み取りコマンド１６にて、
メモリ１０よりデータ１７が読み出され、書き込
みコマンド１８にてこのデータ１７をデイスクコ
ントローラ１１へ転送する。
レス１５に対しての読み取りコマンド１６にて、
メモリ１０よりデータ１７が読み出され、書き込
みコマンド１８にてこのデータ１７をデイスクコ
ントローラ１１へ転送する。
次に書き込まれたデータのチエツクであるが、
第６図はこの時のタイミングチヤートを示す。今
度は逆にデイスク装置１２よりデータがデイスク
コントローラ１１へ渡され、かつDMAコントロ
ーラ１３よりアドレス１５〔第６図ａ〕、読み取
りコマンド１６〔第６図ｂ〕を出力し、デイスク
コントローラ１１より、データ１７〔第６図ｃ〕
を取り出す。このときに書き込みコントローラ１
４をセツトすることにより、DMAコントローラ
１３からの書き込みコマンド１８〔第６図ｅ〕は
書き込みコントローラ１４を経由して禁止され、
書き込み禁止コマンド１９〔第６図ｄ〕となり、
メモリ１０への書き込みが禁止される。このこと
により、メモリ１０の内容は保護され、かつ
DMA転送終了後、デイスクコントローラ１１の
リザルトステータスの内容を読み取り、書き込ま
れた時に付与されたCRCビツトを含めて読み出
し時にチエツクすることにより、データが正しく
書き込まれたかをチエツクする。
第６図はこの時のタイミングチヤートを示す。今
度は逆にデイスク装置１２よりデータがデイスク
コントローラ１１へ渡され、かつDMAコントロ
ーラ１３よりアドレス１５〔第６図ａ〕、読み取
りコマンド１６〔第６図ｂ〕を出力し、デイスク
コントローラ１１より、データ１７〔第６図ｃ〕
を取り出す。このときに書き込みコントローラ１
４をセツトすることにより、DMAコントローラ
１３からの書き込みコマンド１８〔第６図ｅ〕は
書き込みコントローラ１４を経由して禁止され、
書き込み禁止コマンド１９〔第６図ｄ〕となり、
メモリ１０への書き込みが禁止される。このこと
により、メモリ１０の内容は保護され、かつ
DMA転送終了後、デイスクコントローラ１１の
リザルトステータスの内容を読み取り、書き込ま
れた時に付与されたCRCビツトを含めて読み出
し時にチエツクすることにより、データが正しく
書き込まれたかをチエツクする。
第６図のタイミング図に示すように、アドレス
１５に対しての読み取りコマンド１６にてデイス
クコントローラ１１よりデータ１７が読み出され
る。しかし、書き込み禁止コマンド１９が出され
ており、メモリに対しての書き込みコマンド１８
が禁止され、結局、メモリ１０への書き込みはお
こなわれない。DMA転送後、デイスクコントロ
ーラ１１のステータスにより書き込まれた時の
CRCチエツクビツトを含めて調査し、異常がな
ければ、正しく書き込まれたものと判断される。
１５に対しての読み取りコマンド１６にてデイス
クコントローラ１１よりデータ１７が読み出され
る。しかし、書き込み禁止コマンド１９が出され
ており、メモリに対しての書き込みコマンド１８
が禁止され、結局、メモリ１０への書き込みはお
こなわれない。DMA転送後、デイスクコントロ
ーラ１１のステータスにより書き込まれた時の
CRCチエツクビツトを含めて調査し、異常がな
ければ、正しく書き込まれたものと判断される。
発明の効果
以上説明のように本発明のダイレクト・メモ
リ・アクセス装置によると、メモリへの書き込み
信号を制御することにより、デイスク装置へ書き
込まれたデータがまちがいなく書き込まれたかを
大きなメモリブロツクを無駄に使うことなくチエ
ツクすることができ、従来のものと比べて大幅な
コスト・ダウンが期待できるものである。
リ・アクセス装置によると、メモリへの書き込み
信号を制御することにより、デイスク装置へ書き
込まれたデータがまちがいなく書き込まれたかを
大きなメモリブロツクを無駄に使うことなくチエ
ツクすることができ、従来のものと比べて大幅な
コスト・ダウンが期待できるものである。
第１図は従来のダイレクト・メモリ・アクセス
装置のハードウエア構成図、第２図と第３図は上
記のタイミングチヤート図、第４図は本発明の一
実施例のハードウエア構成図、第５図と第６図は
第４図のタイミングチヤート図である。 １０……メモリ、１１……デイスク・コントロ
ーラ、１２……デイスク装置、１３……DMAコ
ントローラ、１４……書き込みコントローラ、１
５……アドレス、１６……読み取りコマンド、１
７……データ、１８……書き込みコマンド、１９
……書き込み禁止コマンド。
装置のハードウエア構成図、第２図と第３図は上
記のタイミングチヤート図、第４図は本発明の一
実施例のハードウエア構成図、第５図と第６図は
第４図のタイミングチヤート図である。 １０……メモリ、１１……デイスク・コントロ
ーラ、１２……デイスク装置、１３……DMAコ
ントローラ、１４……書き込みコントローラ、１
５……アドレス、１６……読み取りコマンド、１
７……データ、１８……書き込みコマンド、１９
……書き込み禁止コマンド。
Claims (1)
- １ ダイレクト・メモリ・アクセス・コントロー
ラからの指令によりメモリの内容をデイスク・コ
ントローラを介してデイスク装置へ入力するよう
構成すると共に、前記デイスク装置から前記デイ
スク・コントローラを介して出力される読み出し
データの前記メモリへの書き込みを禁止する書き
込みコントローラを設け、書き込み時に前記デイ
スク・コントローラに冗長ビツトを付加する冗長
ビツト付加手段を設けたダイレクト・メモリ・ア
クセス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054910A JPS59178524A (ja) | 1983-03-29 | 1983-03-29 | ダイレクト・メモリ・アクセス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054910A JPS59178524A (ja) | 1983-03-29 | 1983-03-29 | ダイレクト・メモリ・アクセス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178524A JPS59178524A (ja) | 1984-10-09 |
| JPS6261977B2 true JPS6261977B2 (ja) | 1987-12-24 |
Family
ID=12983752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58054910A Granted JPS59178524A (ja) | 1983-03-29 | 1983-03-29 | ダイレクト・メモリ・アクセス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178524A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6275750A (ja) * | 1985-09-30 | 1987-04-07 | Toshiba Corp | 演算処理装置 |
-
1983
- 1983-03-29 JP JP58054910A patent/JPS59178524A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59178524A (ja) | 1984-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH056901B2 (ja) | ||
| JPS6261977B2 (ja) | ||
| JPS59231650A (ja) | ソフトウエア保護処理方式 | |
| JPH0572634B2 (ja) | ||
| JPH0778231A (ja) | メモリカード | |
| JPS58125128A (ja) | 計算機システム | |
| JPS61235963A (ja) | パケツトパスワ−ドアクセス方式 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPS6235706B2 (ja) | ||
| JPS6285357A (ja) | メモリ保護装置 | |
| JPS58169398A (ja) | メモリ・システム | |
| JPS58121463A (ja) | フアイルプロテクト方式 | |
| JPS60129846A (ja) | 検査装置 | |
| JPH04130917A (ja) | 電子ディスク装置 | |
| JPS63126047A (ja) | メモリ制御方式 | |
| JPS63216157A (ja) | 外部記憶制御装置 | |
| JPS63253461A (ja) | デ−タ転送用バツフア | |
| JPS63184154A (ja) | シエア−ドｒａｍのアクセス方式 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPH01116854A (ja) | メモリ読出しエラー防止方式 | |
| JPS60117482A (ja) | 磁気バブルフアイル装置 | |
| JPS6325379B2 (ja) | ||
| JPS6125259A (ja) | 記憶装置の再書込制御方式 | |
| JPS6052462B2 (ja) | メモリ制御方式 | |
| JPH01133645U (ja) |