JPS63216157A - 外部記憶制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気ディスク装置、磁気テープ装置などの外部
記憶装置を制御する外部記憶制御装置に関し、特に性能
向上の九めのバッファ記憶回路を備え九九部記憶制御装
置に関する。

〔従来の技術〕

近年、半導体集積回路の著しい技術革新の結果、中央処
理装置などの論理装置は飛躍的に性能が向上しているが
、磁気ディスク装置２よび磁気テープ装置などの外部記
憶装置は機械的な動作を伴うため飛躍的な性能改善は困
難な状況にめシ、両者間の性能差は大きくなる一万であ
る。

このような両者間の性能のギャップを埋めるため、外部
記憶装置に書込むための、あるいは外部記憶装置から読
取ったデータを一時的に記憶するバッファ記憶回路を備
えた外部記憶制御装置が開発さｎ、利用されている。

この様なバッファ記憶回路金偏え之従来の外部記憶制御
装置においては、データの書込み中に障害が発生すると
、上位装置から外部記憶制御装置のバッファ記憶回路に
転送されたデータのうち、対応する外部記憶装置への書
込みが完了していないデータを上位装置に読取ることに
よってデータの消失を防止していた。

〔発明が解決しようとする問題点〕

上述した従来の外部記憶制御装置においては、バッファ
記憶回路の内容を上位装置に読取ることができない様な
重大な障害が外部記憶制御装置に発生しｆ？、、場合、
上位装［直から外部記憶制御装置のバッファ化・別回路
に転され、対応する外部記憶装はへの書込みが完了して
いないデータが消失してしまうという欠点があっ九。

〔問題点を解決する之めの手段ｊ 本発明は、上位装置と外部記憶装置とのデータ転送速度
、動作時間などの差を吸収するためのバッファ記憶回路
を具備し、書込み動作時に上位装置から転送され之デー
タを前記バッファ記憶回路にυ込んだ直後に査込み動作
の終了報告を行う外部記憶制御装置であって、前記バッ
ファ記憶回路への書込み動作終了の報告後、接続されて
いる外部記憶装置への書込みが完了した後、書込みが完
了したデータに係る一レコードアドレスを上位装置に伝
送することを特徴とする。

〔実施例〕

次（（図面を参照して本発明の実施例について説明する
。

第１図は本発明の一実施ν１１をブロック的に示した回
路図である。

第１図を参照すると、本実施例の外部記憶制御装置２０
は、上位装置１０及び複数個の外部記憶装置３１〜３３
に接続されて分り、マイクロプログラム制御回路２１．
上位装置接続回路２２．バッファ記憶回路２３．及び外
部記憶装置接続回路２４より構成されている。

上位装置１１０が本発明の外部記憶制御装！１２０全通
して外部記憶装置に対する書込みを実施する場合、上位
装置１０から信号縁１０１ｔ−通して外部記憶制御装置
２０に外部記憶装置番号、査込み命令、及び書込みデー
タが順次転送される。

マイクロプログラム制御回Ｍ２１は信号ｄ１０１゜上位
装置接続回路２２．信号線２０３を通して上位装置１０
から送られ九九部記憶装置番号全受は取ると、信号線２
０５を通して外部記憶装置接続回路２４にこれを送り、
指定された外部記憶装置を選択せしめる。本発明の一実
施例においては外部記憶装置３２が選択され九ものとす
る。

続いて上位装置１１０よシ送出される書込み命令は信号
線１０１．上位装置接続回路２２．及び信号線２０３’
ｉ通してマイクロプログラム制御回路２１に送られる。

マイクロプログラム制御回［２１は命令をデコードし、
書込み命令であることを識別すると信号線２０３及び２
０４ｔ通して上位装置接続回路２２及びバッファ記憶回
路２３に上位装置１０から転送されたデータをバッファ
記憶回路２３内の指定されたエリアに曹込むよう指示す
る。

上位装ｄ１０よシ転送された書込みデータは信号線１０
１．上位装置接続回路２２及び信号線２０１を通してバ
ッファ記憶回路２３に転送され、指定されたエリアに書
込まれる。舊込みデータがすべてバッファ記憶回路２３
に正常に転送され、書込まれると、マイクロプログラム
制御回路２１は信号線２０５．外部記憶装置接続回路２
４．及び信号線３０２’ｉ通して選択されている外部記
憶装置３２に書込み動作を行う様指示する。続いてマイ
クロプログラム制御回路２１は信号線２０４及び２０５
ｔ−通してそれぞれバッファ記憶回路２３及び外部記憶
装置接続回路２４に対しバッファ記憶回路２３内の指定
され九二リアのデータを読出し、外部記憶装置に転送す
るよう指示する。この結果、パラフチ記憶回Ｗ＆２３内
の指定されたエリアのデータが読出され、信号線２０２
．外部記憶装置接続回路２４．及び信号線３０２を通し
て外部記憶装ｒＩＬ３２に転送され、書込まｎる。

パブフチ記憶回路２３内のデータの外部記憶装置１３２
への書込み指示が完了すると、マイクロプログラム制御
回路２１は信号線２０３．上位装置接続回路２２．及び
信号線１０１ｆ：通して上位装９１０に書込み命令の終
了報告を行う。このときマイクロプログラム制御回路２
１は外部記憶装置３２に書込みが完了したレコードのレ
コード番号を終了報告に付加して転送するが、この場合
、書込みが完了したレコードは存在しないので、終了報
告にレコード番号が無効であることが表示される。この
とき上位装置１０は外部記憶装置への書込が完了してい
ないデータを破棄せずに保存する。

上位装置１０は終了報告を受取ると再び外部記憶制御装
置２０に書込み命令を発行し、上位装置１０から伝送さ
れ九データはバッファ記憶回路２３に舊込まｎる。

この様に上位装置ｔ１０からバッファ記憶回路２３への
データ転送と、バッファ記憶回路２３から外部記憶装置
３２へのデータ転送はマイクロプログラム制御回路２１
の指示に基づいて非同期に、かつ並行して実施される。

マイクロプログラム制御回′Ｎｒａｌは１つの書込み命
令により上位装置１０から転送さｎる一連のデータのバ
ッファ記憶回路２３への書込みが終了すると、上位装置
１０に誉込み命令の終了報告を行う。この終了報告には
外部記憶装置１３２への誉込みが完了したレコードのレ
コード番号が付加される。

上位装置１０は終了報告に付加されているレコード番号
により書込みが完了したことが通知されたレコード以前
のレコードに関するデータを破棄する。言い換えれば外
部記憶装置に１込みが完了していないレコードに関する
データは上位装置１０内に保存される。

外部記憶制御装置２０又は外部記憶装！ｉ３２の障′ｇ
が発生し之場合、上位装置１０に接伏されている別の外
部記憶制御装置全通して、あるいは別の外部記憶装置に
対し、上位装置１０内に保存されているデータの書込み
が実施される。

〔発明の効果〕

以上説明した様に、本発明は外部記憶制御装置２０に重
大な障害が発生した場合にも外部記憶装置への書込みが
完了せずにバッファ記憶回路２３に残っているデータが
破壊されてしまうことを防止する効果がめる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 ２０・・・・・・外部記憶制御装置、１０・・・・・・
上位装置、３１．３２．３３・・・・・・外部記憶装置
、２１・・・・・・マイクロプログラム制御回路、２２
・・・・・・上位装置接伏回路、２３・・・・・・バッ
ファ記憶回路、２４・・・・・・外部記憶装置接硯回路
。 第１　図

Claims (1)

【特許請求の範囲】
1. 上位装置と外部記憶装置とのデータ転送速度および動作
   時間の差を吸収するためのバッファ記憶回路を具備し、
   書込み動作時に上位装置から転送されたデータを前記バ
   ッファ記憶回路に書込んだ直後に書込み動作の終了報告
   を行う外部記憶制御装置であって、前記バッファ記憶回
   路への書込み動作終了の報告後接続されている外部記憶
   装置への書込みが完了した後、書込みが完了したデータ
   に係るレコードアドレスを上位装置に報告することを特
   徴とする外部記憶制御装置。