JPH04128917A - 読み取り再試行回路 - Google Patents
読み取り再試行回路Info
- Publication number
- JPH04128917A JPH04128917A JP25052090A JP25052090A JPH04128917A JP H04128917 A JPH04128917 A JP H04128917A JP 25052090 A JP25052090 A JP 25052090A JP 25052090 A JP25052090 A JP 25052090A JP H04128917 A JPH04128917 A JP H04128917A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- buffer memory
- circuit
- magnetic tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 108091006110 nucleoid-associated proteins Proteins 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
磁気テープからのデータの読み取りを再試行する読み取
り再試行回路に関し、 指示された方向にリードしてエラーとなったときに自動
的に反対方向にリードすると共に両者でリードしたデー
タを同し配置でバッファに格納し、リトライに要する時
間を短縮することを目的とし、ホストにより指示された
方向に磁気テープからデータをリード、およびこのリー
ドしたデータにエラーが検出されたときに反対方向にリ
ードするＲＯＲ起動回路と、このＲＯＲ起動回路によっ
て順方向にリードしたデータについてＣＲＣチェックを
行ってバッファメモリに格納、あるいは逆方向にリード
したデータについてＣＲＣチェックを抑止してバッファ
メモリに逆方向に格納する転送制御回路とを備え、上記
バッファメモリに格納したデータをリード要求元のホス
トに転送するように構成する。
り再試行回路に関し、 指示された方向にリードしてエラーとなったときに自動
的に反対方向にリードすると共に両者でリードしたデー
タを同し配置でバッファに格納し、リトライに要する時
間を短縮することを目的とし、ホストにより指示された
方向に磁気テープからデータをリード、およびこのリー
ドしたデータにエラーが検出されたときに反対方向にリ
ードするＲＯＲ起動回路と、このＲＯＲ起動回路によっ
て順方向にリードしたデータについてＣＲＣチェックを
行ってバッファメモリに格納、あるいは逆方向にリード
したデータについてＣＲＣチェックを抑止してバッファ
メモリに逆方向に格納する転送制御回路とを備え、上記
バッファメモリに格納したデータをリード要求元のホス
トに転送するように構成する。
（産業上の利用分野〕
本発明は、磁気テープからのデータの読み取りを再試行
する読み取り再試行回路に関するものである。
する読み取り再試行回路に関するものである。
従来、磁気テープ制′ａ装置（ＭＴＣ）は磁気テープ装
置（ＭＴＵ）からデータをリードする場合、順方向にデ
ータを磁気テープからリードしてＣＲＣチェックなどを
行ってエラーが発生したとき、スペース処理によって再
位置付けを行って順方向にデータをリードするりトライ
を行う、更に、エラーが発生したとき、順方向の読み取
り能力と、逆方向の読み取りの能力に差があることを利
用し、ソウトウエアからの指示をもとに逆方向にデータ
をリードして読み取るようにしていた。
置（ＭＴＵ）からデータをリードする場合、順方向にデ
ータを磁気テープからリードしてＣＲＣチェックなどを
行ってエラーが発生したとき、スペース処理によって再
位置付けを行って順方向にデータをリードするりトライ
を行う、更に、エラーが発生したとき、順方向の読み取
り能力と、逆方向の読み取りの能力に差があることを利
用し、ソウトウエアからの指示をもとに逆方向にデータ
をリードして読み取るようにしていた。
このため、順方向にリードしてエラーが発生した時に再
位置づけというスペース処理を行っているため、リトラ
イに要する時間が多く必要になってしまうと共に、逆方
向のリードをソフトウェアによって指示するなどの必要
が生じてしまい、処理が複雑になってしまうという問題
があった。
位置づけというスペース処理を行っているため、リトラ
イに要する時間が多く必要になってしまうと共に、逆方
向のリードをソフトウェアによって指示するなどの必要
が生じてしまい、処理が複雑になってしまうという問題
があった。
本発明は、指示された方向にリードしてエラーとなった
ときに自動的に反対方向にリードすると共に両者でリー
ドしたデータを同じ配置でバッファに格納し、リトライ
に要する時間を短縮することを目的としている。
ときに自動的に反対方向にリードすると共に両者でリー
ドしたデータを同じ配置でバッファに格納し、リトライ
に要する時間を短縮することを目的としている。
第１図を参照して課題を解決するための手段を説明する
。
。
第１図において、ＲＯＲ起動回路１１は、指示された方
向に磁気テープからデータをリード、およびこのリード
したデータにエラーが検出されたときに反対方向にリー
ドする回路である。
向に磁気テープからデータをリード、およびこのリード
したデータにエラーが検出されたときに反対方向にリー
ドする回路である。
転送制御回路１３は、順方向にリードしたデータについ
てＣＲＣチェックを行ってバッファメモＩＪ１４に格納
、あるいは逆方向にリードしたデータについてＣＲＣチ
ェックを抑止してバッファメモリ１４に逆方向に格納す
る回路である。
てＣＲＣチェックを行ってバッファメモＩＪ１４に格納
、あるいは逆方向にリードしたデータについてＣＲＣチ
ェックを抑止してバッファメモリ１４に逆方向に格納す
る回路である。
本発明は、第１図に示すように、ＲＯＲ起動回路１１が
指示された方向に磁気テープからデータをリード、およ
びこのリードしたデータにエラーが検出されたときに反
対方向にリードし、転送制御回路１３が順方向にリード
したデータについてＣＲＣチェックを行ってバッファメ
モリ１４に格納、あるいは逆方向にリードしたデータに
ついてＣＲＣチェックを抑止してバッファメモリ１４に
逆方向に格納し、このバッファメモリ１４からホスト３
にデータ転送するようにしている。
指示された方向に磁気テープからデータをリード、およ
びこのリードしたデータにエラーが検出されたときに反
対方向にリードし、転送制御回路１３が順方向にリード
したデータについてＣＲＣチェックを行ってバッファメ
モリ１４に格納、あるいは逆方向にリードしたデータに
ついてＣＲＣチェックを抑止してバッファメモリ１４に
逆方向に格納し、このバッファメモリ１４からホスト３
にデータ転送するようにしている。
従って、指示された方向にリードしてエラーとなったと
きに反対の方向にリードすることを繰り返すと共に両者
でリードしたデータを同じ配置でバッファメモリ１４に
格納し、ホストにこのバッファメモリ１４から転送する
ことにより、リトライ時に要する時間を短縮することが
可能となる。
きに反対の方向にリードすることを繰り返すと共に両者
でリードしたデータを同じ配置でバッファメモリ１４に
格納し、ホストにこのバッファメモリ１４から転送する
ことにより、リトライ時に要する時間を短縮することが
可能となる。
次に、第１図から第３図を用いて本発明の１実施例の構
成および動作を順次詳細に説明する。
成および動作を順次詳細に説明する。
第１図＋ａ＋において、磁気テープ制御装置（ＭＴＣ）
ｌは、磁気テープ装置２を制御して磁気テープからデー
タをリードおよびデータをライトするものであって、１
１ないし１６などから構成されるものである。
ｌは、磁気テープ装置２を制御して磁気テープからデー
タをリードおよびデータをライトするものであって、１
１ないし１６などから構成されるものである。
読み取り再試行回路１−１は、磁気テープからのリード
（読み取り）を再試行する回路であって、１１．１３．
１４などから構成されるものである。
（読み取り）を再試行する回路であって、１１．１３．
１４などから構成されるものである。
ＲＯＲ起動回路１１は、本実施例に係る回路であって、
順方向に磁気テープからリードしたブロックのデータに
エラー（ＣＲＣエラーなど）が検出されたときに、逆方
向に磁気テープからリードする回路である。
順方向に磁気テープからリードしたブロックのデータに
エラー（ＣＲＣエラーなど）が検出されたときに、逆方
向に磁気テープからリードする回路である。
フォーマントコントローラ（ＦＭＴ）１２！；！、磁気
テープ装置２との間でデータの送受を行うためのフォー
マット変換および制御を行うものである。
テープ装置２との間でデータの送受を行うためのフォー
マット変換および制御を行うものである。
転送制御回路１３は、磁気テープ装置２とバッファメモ
リ１４との間のデータ転送を制御するものであって、本
実施例では順方向にリードしたブロックのデータについ
てＣＲＣチェックを行ってバッファメモリ１４に格納、
あるいは逆方向にリードしたブロックのデータについて
ＣＲＣチェックを抑止してバッファメモリ１４に逆方向
に格納する回路であって、第１図（ｂｌの１３１ないし
１３６などから構成されるものである。
リ１４との間のデータ転送を制御するものであって、本
実施例では順方向にリードしたブロックのデータについ
てＣＲＣチェックを行ってバッファメモリ１４に格納、
あるいは逆方向にリードしたブロックのデータについて
ＣＲＣチェックを抑止してバッファメモリ１４に逆方向
に格納する回路であって、第１図（ｂｌの１３１ないし
１３６などから構成されるものである。
バッファメモリ１４は、磁気テープ装Ｗ２からリードし
たデータを格納するものである。
たデータを格納するものである。
転送制御回路１５は、バッファメモリ１４とホスト３と
の間のデータ転送を制御するものである。
の間のデータ転送を制御するものである。
ホストインタフェースコントローラ（ＨＩ Ｃ）１６は
、ホスト３との間でデータの送受を行うためのフォーマ
ント変換および制御を行うものである。
、ホスト３との間でデータの送受を行うためのフォーマ
ント変換および制御を行うものである。
第１図（ｂｌは、転送制御回路１３の回路構成を示す。
第１図（ト））において、データバッファ１３１は、磁
気テープ装置２、フォーマットコントローラ１２を介し
てリードしたデータなどを一時的に格納するバッファで
ある。
気テープ装置２、フォーマットコントローラ１２を介し
てリードしたデータなどを一時的に格納するバッファで
ある。
バイトカウンタ１３２は、磁気テープ装置２、フォーマ
ットコントローラ１２を介してリードしたデータのバイ
ト数をカウントなどするカウンタである。
ットコントローラ１２を介してリードしたデータのバイ
ト数をカウントなどするカウンタである。
ＣＲＣスキップ情報抽出回路１３３は、磁気テープ装置
２、フォーマントコントローラ１２を介してリードした
ブロックのデータ中から例えば第３図（１１，）の左側
のＣＲＣスキップ情報である５ＫＩＰ１．５ＫＩＰ２な
どを抽出するものである。
２、フォーマントコントローラ１２を介してリードした
ブロックのデータ中から例えば第３図（１１，）の左側
のＣＲＣスキップ情報である５ＫＩＰ１．５ＫＩＰ２な
どを抽出するものである。
ＲＯＲレジスタ１３４は、ＣＲＣスキップ情報抽出回路
１３３によって抽出したＣＲＣスキップ情報（例えば５
ＫＩＰＯ１ＳＬＩＰ１のビット情報）を設定するレジス
タである。
１３３によって抽出したＣＲＣスキップ情報（例えば５
ＫＩＰＯ１ＳＬＩＰ１のビット情報）を設定するレジス
タである。
アドレス情報生成回路（Ｓ Ｗ Ａ Ｐ 、 ５ｔａｒ
ｔ ＷｏｒｄＡｄｄｒｅｓｓ Ｐｏ１ｎｔｅｒ） １
３５は、磁気テープからリードしたブロックのデータを
バッファメモリ１４に格納するアドレスを生成する回路
である０例えば第３図℃）に示すように、順方向リード
あるいは逆方向リードに対応して図示のように５ｔａｒ
ｔ ＭＡＰ（スタートアドレスポインタ）およびＬａ５
ｔ ＭＡＰ（ラストアドレスポインタ）を設定するもの
である。
ｔ ＷｏｒｄＡｄｄｒｅｓｓ Ｐｏ１ｎｔｅｒ） １
３５は、磁気テープからリードしたブロックのデータを
バッファメモリ１４に格納するアドレスを生成する回路
である０例えば第３図℃）に示すように、順方向リード
あるいは逆方向リードに対応して図示のように５ｔａｒ
ｔ ＭＡＰ（スタートアドレスポインタ）およびＬａ５
ｔ ＭＡＰ（ラストアドレスポインタ）を設定するもの
である。
これら設定した５ｔａｒｔ ＮＡＰからＬａ５ｔ ＭＡ
Ｐに向けて磁気テープからリードしたブロックのデータ
を順次図示のように格納する。
Ｐに向けて磁気テープからリードしたブロックのデータ
を順次図示のように格納する。
転送回路１３６は、バイトカウンタ１３２、ＲＯＲレジ
スタ１３４およびアドレス情報生成回路１３５に格納／
設定された情報をもとに、磁気テープからリードしてデ
ータバッファ１３１に格納したデータについて、内部バ
スＴＢを介してバッファメモリ１４に格納するものであ
る。この際、逆方向リードのときはＣＲＣを抑止した状
態のもとてデータバッファ１３１から取り出したデータ
をバッファメモリ１４に格納する。
スタ１３４およびアドレス情報生成回路１３５に格納／
設定された情報をもとに、磁気テープからリードしてデ
ータバッファ１３１に格納したデータについて、内部バ
スＴＢを介してバッファメモリ１４に格納するものであ
る。この際、逆方向リードのときはＣＲＣを抑止した状
態のもとてデータバッファ１３１から取り出したデータ
をバッファメモリ１４に格納する。
次に、第２図フローチャートに示す順序に従い、第１図
構成の動作を、第３図を参照して詳細に説明する。
構成の動作を、第３図を参照して詳細に説明する。
＋１１ 本発明の実施例ｖｔＷは、従来と同一のモー
ドと本発明のモードの２種類を選択可能になっている０
本発明モードの実行に当たっては、オペレータが磁気テ
ープ制御装置１に対して、図示しない操作パネルから第
３図（ｊｌ） ＲＯＲフラグテーブルのビット６に“１
”を書き込むように指示することで、ＲＯＲモードに設
定する（０）。
ドと本発明のモードの２種類を選択可能になっている０
本発明モードの実行に当たっては、オペレータが磁気テ
ープ制御装置１に対して、図示しない操作パネルから第
３図（ｊｌ） ＲＯＲフラグテーブルのビット６に“１
”を書き込むように指示することで、ＲＯＲモードに設
定する（０）。
（２）ホスト３からのコマンド（例えば順方向を指定し
たリードコマンド）を磁気テープ制御装置１が受は付け
る（＠）。
たリードコマンド）を磁気テープ制御装置１が受は付け
る（＠）。
（３） コマンドで指示されたアドレス情報をもとに
、スタートワードアドレスポインタレジスタ（Ｓｔａｒ
ｔ ＭＡＰレジスタ）に、例えば順方向リードが指定さ
れた場合に第３図℃）の右側に示すように、リード開始
するワードアドレスをセントする（０）。
、スタートワードアドレスポインタレジスタ（Ｓｔａｒ
ｔ ＭＡＰレジスタ）に、例えば順方向リードが指定さ
れた場合に第３図℃）の右側に示すように、リード開始
するワードアドレスをセントする（０）。
（４） （３１でセントした５ｔａｒｔ％ＩＡＰ レ
ジスタの先頭アドレスに対応したブロック位置に磁気テ
ープを位置づける（＠ｌ） 。
ジスタの先頭アドレスに対応したブロック位置に磁気テ
ープを位置づける（＠ｌ） 。
（５） 磁気テープからデータをリードし、バッファ
メモリ１４に格納（＠）する、この際、ＣＲＣスキップ
情報抽出回路１３３がブロックの最終ワードからＣＲＣ
スキップ情報を第３図（Ｃ１の左側に示すように抽出し
くＯ）、ＲＯＲレジスタ１３４にこのスキップ情報をセ
ットする（０）。
メモリ１４に格納（＠）する、この際、ＣＲＣスキップ
情報抽出回路１３３がブロックの最終ワードからＣＲＣ
スキップ情報を第３図（Ｃ１の左側に示すように抽出し
くＯ）、ＲＯＲレジスタ１３４にこのスキップ情報をセ
ットする（０）。
（６） リードしたデータについてＣＲＣチェック（
順方向リード時のみ）、ＥＣＣチェック、パリティチェ
ックなどによって正常リードと判明したとき（［相］Ｙ
ＥＳのとき）、［相］でバッファ（バッファメモリ１４
）のデータをリード要求元であるホスト３に転送する（
Ｏ）、一方、正常リードでないと判明したとき（［相］
Ｎｏのとき）゛、本実施例に係る逆方向のデータリード
を、■でＲＯＲモード設定されたことに対応して、自動
的に行う。
順方向リード時のみ）、ＥＣＣチェック、パリティチェ
ックなどによって正常リードと判明したとき（［相］Ｙ
ＥＳのとき）、［相］でバッファ（バッファメモリ１４
）のデータをリード要求元であるホスト３に転送する（
Ｏ）、一方、正常リードでないと判明したとき（［相］
Ｎｏのとき）゛、本実施例に係る逆方向のデータリード
を、■でＲＯＲモード設定されたことに対応して、自動
的に行う。
（７）正常リードでないとき（４ｔＮＯのとき）、逆方
向のデータリードを行い、この逆方向にリードしたブロ
ックのデータのうち、［相］などで設定したＲＯＲレジ
スタ１３４の内容に対応する第３図（Ｃ１の右側の最終
ワードのうちのＣＲＣＯｌＣＲＣｌのデータによるＣＲ
Ｃチェックを抑止し、ＣＲＣエラーとならない状態で、
リードしたデータをバッファメモリ１４に格納（０、■
）すると共に、データの正常性をチェックする。この際
、逆方向にリードしたデータをバッファメモリ１４に格
納する配置は、第３図（ｂｌのバッファメモリ１４に示
すように、図中で下から上に向かって格納し、順方向リ
ードのときと同じ配置になるようにデータを格納する。
向のデータリードを行い、この逆方向にリードしたブロ
ックのデータのうち、［相］などで設定したＲＯＲレジ
スタ１３４の内容に対応する第３図（Ｃ１の右側の最終
ワードのうちのＣＲＣＯｌＣＲＣｌのデータによるＣＲ
Ｃチェックを抑止し、ＣＲＣエラーとならない状態で、
リードしたデータをバッファメモリ１４に格納（０、■
）すると共に、データの正常性をチェックする。この際
、逆方向にリードしたデータをバッファメモリ１４に格
納する配置は、第３図（ｂｌのバッファメモリ１４に示
すように、図中で下から上に向かって格納し、順方向リ
ードのときと同じ配置になるようにデータを格納する。
これにより、順方向リードあるいは逆方向リードのいず
れによってもバッファメモリ１４に同じ配置でデータを
格納するため、このバッファメモリ１４から取り出して
リード要求元のホスト３にデータ転送するときにデータ
の配置を意識することなく、同じ転送処理によって転送
することが可能となる。
れによってもバッファメモリ１４に同じ配置でデータを
格納するため、このバッファメモリ１４から取り出して
リード要求元のホスト３にデータ転送するときにデータ
の配置を意識することなく、同じ転送処理によって転送
することが可能となる。
（８）逆方向リードしたデータついて正常のとき（＠Ｙ
ＥＳのとき）、バッファのデータをリード要求元のホス
ト３に転送する（Ｏ）、一方、逆方向リードしたデータ
について正常でなかったとき（＠Ｎｏのとき）、更に、
順方向リード、逆方向リードをＮ回すトライ （Ｏｌ例
えば１６回りトライ）し、それでもなおも正常リードで
きないときは、エラーとする。
ＥＳのとき）、バッファのデータをリード要求元のホス
ト３に転送する（Ｏ）、一方、逆方向リードしたデータ
について正常でなかったとき（＠Ｎｏのとき）、更に、
順方向リード、逆方向リードをＮ回すトライ （Ｏｌ例
えば１６回りトライ）し、それでもなおも正常リードで
きないときは、エラーとする。
以上の処理によって、磁気テープからリードしたデータ
が正常リードでなかワたとき、順方向リード／逆方向リ
ードを自動的に繰り返してリトライし、正常リードでき
たときにバッファメモリ１４から順方向リード／逆方向
リードを意識することなく、リード要求元のホスト３に
データ転送することが可能となる。これにより、リトラ
イを順方向／逆方向に自動的に繰り返し、リトライに要
する時間を短縮することができる。
が正常リードでなかワたとき、順方向リード／逆方向リ
ードを自動的に繰り返してリトライし、正常リードでき
たときにバッファメモリ１４から順方向リード／逆方向
リードを意識することなく、リード要求元のホスト３に
データ転送することが可能となる。これにより、リトラ
イを順方向／逆方向に自動的に繰り返し、リトライに要
する時間を短縮することができる。
第３図は、本発明の動作説明図を示す。
第３図（ａ）は、ＲＯＲフラグテーブル例を示す。
これは、オペレータが磁気テープ制御袋２１に対して、
本実施例に係るＲＯＲ処理を指定する場合のＲＯＲフラ
グテーブル例を示す、このＲＯＲフラグテーブルのビッ
ト６に１１１をセット（第２図■）することにより、第
２図フローチャートに示すＲＯＲ処理が実行される。
本実施例に係るＲＯＲ処理を指定する場合のＲＯＲフラ
グテーブル例を示す、このＲＯＲフラグテーブルのビッ
ト６に１１１をセット（第２図■）することにより、第
２図フローチャートに示すＲＯＲ処理が実行される。
第３図（ｂｌは、ＲＯＲ時の５ＷＡＰ処理例を示す。
これは、順方向リードのとき、右側に示すように、設定
した５ｔａｒｔ賀ＡＰおよびＬａ５ｔ賀ＡＰについて、
矢印を用いて示す方向（上から下方向）に磁気テープか
らリードしたデータを格納する。一方、逆方向リードの
とき、左側に示すように、設定した５ｔａｒｔ ＭＡＰ
およびＬａ５ｔ ＷＡＰについて、矢印を用いて示す方
向（下から上方向）に磁気テープからリードしたデータ
を格納する。これらの方向に格納することにより、順方
向リードおよび逆方向リードのいずれも、バッファメモ
リ１４に同じ配置でデータを格納するため、当該バッフ
ァメモリ１４がらリード要求元のホスト３にデータ転送
する際に、順方向リード／逆方向リードを意識すること
なく、同一の転送処理によってデータ転送することが可
能となる。
した５ｔａｒｔ賀ＡＰおよびＬａ５ｔ賀ＡＰについて、
矢印を用いて示す方向（上から下方向）に磁気テープか
らリードしたデータを格納する。一方、逆方向リードの
とき、左側に示すように、設定した５ｔａｒｔ ＭＡＰ
およびＬａ５ｔ ＷＡＰについて、矢印を用いて示す方
向（下から上方向）に磁気テープからリードしたデータ
を格納する。これらの方向に格納することにより、順方
向リードおよび逆方向リードのいずれも、バッファメモ
リ１４に同じ配置でデータを格納するため、当該バッフ
ァメモリ１４がらリード要求元のホスト３にデータ転送
する際に、順方向リード／逆方向リードを意識すること
なく、同一の転送処理によってデータ転送することが可
能となる。
第３図（ｅｌは、ＲＯＲ時のＣＲＣデータのスキップ設
定例を示す、左側のデータは、磁気テープからリードし
た最終ワードのデータであって、ビフトロ、７が５ＫＩ
ＰＩ、５ＫＩＰ２のデータに対応している。従って、こ
れらビット６．７の５ＫＩＰＩ、５ＫＩＰ２のデータに
対応して、右側に示すようにＣＲＣＯ，ＣＲＣＩの最終
ワードの位置が定まっているので、この位置のＣＲＣデ
ータを、逆方向リード時に無視してＣＲＣエラーの発生
を抑止している。尚、左側のデータは、順方向リード時
に、ＣＲＣスキップ情報抽出回路１３３が磁気テープか
らリードしたデータから抽出し、その結果（例えば５Ｋ
ＩＰＩ、５ＫＬＰ２の値）をＲＯＲレジスタ１３４にセ
ットする（第２図Ｏ１［相］）。
定例を示す、左側のデータは、磁気テープからリードし
た最終ワードのデータであって、ビフトロ、７が５ＫＩ
ＰＩ、５ＫＩＰ２のデータに対応している。従って、こ
れらビット６．７の５ＫＩＰＩ、５ＫＩＰ２のデータに
対応して、右側に示すようにＣＲＣＯ，ＣＲＣＩの最終
ワードの位置が定まっているので、この位置のＣＲＣデ
ータを、逆方向リード時に無視してＣＲＣエラーの発生
を抑止している。尚、左側のデータは、順方向リード時
に、ＣＲＣスキップ情報抽出回路１３３が磁気テープか
らリードしたデータから抽出し、その結果（例えば５Ｋ
ＩＰＩ、５ＫＬＰ２の値）をＲＯＲレジスタ１３４にセ
ットする（第２図Ｏ１［相］）。
以上説明したように、本発明によれば、指示された方向
にリードしてエラーとなりだときに反対の方向にリード
することを繰り返すと共に両者でリードしたデータを同
じ配置でバッファメモリ１４に格納し、このバッファメ
モリ１４からホスト３に転送する構成を採用しているた
め、リトライに要する時間を短縮することができる。特
に、従来のＲＯＲ処理時に行っていた再位置付けのため
のスペース処理が不要となり、従来と同一の磁気テープ
反復動作回数で２倍の読み取り処理ができ、高速リトラ
イが可能となる。また、磁気テープ制御装置１にＲＯＲ
処理を指定するのみで、あるデータブロックの順方向あ
るいは逆方向のリード指示に対応して、指示されたデー
タブロックの指示された方向のリードが正常にできない
ときに、自動的に逆方向にデータブロックをリードし、
正常リードができたときに、ホストに指示された方向の
データに変換してデータ転送することが可能となる。
にリードしてエラーとなりだときに反対の方向にリード
することを繰り返すと共に両者でリードしたデータを同
じ配置でバッファメモリ１４に格納し、このバッファメ
モリ１４からホスト３に転送する構成を採用しているた
め、リトライに要する時間を短縮することができる。特
に、従来のＲＯＲ処理時に行っていた再位置付けのため
のスペース処理が不要となり、従来と同一の磁気テープ
反復動作回数で２倍の読み取り処理ができ、高速リトラ
イが可能となる。また、磁気テープ制御装置１にＲＯＲ
処理を指定するのみで、あるデータブロックの順方向あ
るいは逆方向のリード指示に対応して、指示されたデー
タブロックの指示された方向のリードが正常にできない
ときに、自動的に逆方向にデータブロックをリードし、
正常リードができたときに、ホストに指示された方向の
データに変換してデータ転送することが可能となる。
第１図は本発明の１実施例構成図
第２図は本発明の動作説明フローチャート第３図は本発
明の動作説明図 を示す。 図中、１：磁気テープ制御装置（ＭＴＣ）１−１−読み
取り再試行回路 １１：ＲＯＲ起動回路 １２：フォーマントコントローラ（ＦＭＴ） １３．１５：転送制御回路 １３１：データバッファ １３３７ＣＲＣスキップ情報抽出回路 １３４：ＲＯＲレジスタ １３５ニアドレス情報生成回路（ＳＷＡＰ） フ １３６：転送回路 １４：バッファメモリ １６：ホストインタフェースコントロー（Ｈｒ Ｃ） ２：磁気テープ装置（ＭＴＵ） ３：ホスト
明の動作説明図 を示す。 図中、１：磁気テープ制御装置（ＭＴＣ）１−１−読み
取り再試行回路 １１：ＲＯＲ起動回路 １２：フォーマントコントローラ（ＦＭＴ） １３．１５：転送制御回路 １３１：データバッファ １３３７ＣＲＣスキップ情報抽出回路 １３４：ＲＯＲレジスタ １３５ニアドレス情報生成回路（ＳＷＡＰ） フ １３６：転送回路 １４：バッファメモリ １６：ホストインタフェースコントロー（Ｈｒ Ｃ） ２：磁気テープ装置（ＭＴＵ） ３：ホスト
Claims (1)
- 【特許請求の範囲】 磁気テープからのデータの読み取りを再試行する読み取
り再試行回路において、 ホスト（３）により指示された方向に磁気テープからデ
ータをリード、およびこのリードしたデータにエラーが
検出されたときに反対方向にリードするＲＯＲ起動回路
（１１）と、 このＲＯＲ起動回路（１１）によって順方向にリードし
たデータについてＣＲＣチェックを行ってバッファメモ
リ（１４）に格納、あるいは逆方向にリードしたデータ
についてＣＲＣチェックを抑止してバッファメモリ（１
４）に逆方向に格納する転送制御回路（１３）とを備え
、 上記バッファメモリ（１４）に格納したデータをリード
要求元のホスト（３）に転送するように構成したことを
特徴とする読み取り再試行回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25052090A JPH04128917A (ja) | 1990-09-20 | 1990-09-20 | 読み取り再試行回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25052090A JPH04128917A (ja) | 1990-09-20 | 1990-09-20 | 読み取り再試行回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04128917A true JPH04128917A (ja) | 1992-04-30 |
Family
ID=17209115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25052090A Pending JPH04128917A (ja) | 1990-09-20 | 1990-09-20 | 読み取り再試行回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04128917A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6026468A (en) * | 1997-08-18 | 2000-02-15 | Fujitsu Limited | Method of controlling magnetic tape unit |
-
1990
- 1990-09-20 JP JP25052090A patent/JPH04128917A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6026468A (en) * | 1997-08-18 | 2000-02-15 | Fujitsu Limited | Method of controlling magnetic tape unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63245733A (ja) | データ処理システムの誤り訂正制御方法および装置 | |
| JPH04128917A (ja) | 読み取り再試行回路 | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JPS6347937Y2 (ja) | ||
| JPS58200351A (ja) | 誤り訂正回路 | |
| JP3480282B2 (ja) | 二重化ファイルｉ／ｏ装置及びその方法及びそれを使用した情報処理装置 | |
| JPS6050672A (ja) | 回転形記憶装置の読取り制御方式 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JP3098363B2 (ja) | 記憶装置 | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JPH0756640B2 (ja) | 記憶装置 | |
| JPH0440794B2 (ja) | ||
| JP3009168B2 (ja) | データ処理装置 | |
| JPH0431129B2 (ja) | ||
| JPH0528667A (ja) | 磁気デイスク制御部 | |
| JPS62287472A (ja) | 磁気テ−プ制御装置 | |
| JPS5916190A (ja) | 磁気バブルメモリの制御方法 | |
| JPH07113905B2 (ja) | 主記憶制御装置 | |
| JPS58169398A (ja) | メモリ・システム | |
| JPH01223547A (ja) | 入出力命令変換方式 | |
| JPS6365553A (ja) | 入出力装置構成制御デ−タの信頼性保証方式 | |
| JPS62254230A (ja) | 文書処理装置 | |
| JPH04290115A (ja) | ディスク制御装置のリトライ方法 | |
| JPH04199445A (ja) | マイクロプログラムロード制御方式 | |
| JPH05257616A (ja) | 磁気ディスク制御部 |