JPH01133645U - - Google Patents
Info
- Publication number
- JPH01133645U JPH01133645U JP2675488U JP2675488U JPH01133645U JP H01133645 U JPH01133645 U JP H01133645U JP 2675488 U JP2675488 U JP 2675488U JP 2675488 U JP2675488 U JP 2675488U JP H01133645 U JPH01133645 U JP H01133645U
- Authority
- JP
- Japan
- Prior art keywords
- dma controller
- transfer
- dma
- cpu
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Description
第1図はこの考案の一実施例を示す回路ブロツ
ク図、第2図は従来例を示す回路ブロツク図、第
3図AないしH及び第4図は従来例の動作を示す
タイムチヤート及びフローチヤート、第5図Aな
いしN及び第6図A,Bは実施例の動作を示すタ
イムチヤート及びフローチヤートである。 10……CPU、12……DMAコントローラ
、22……メモリ、24……EX・ORゲート、
26……EX・NORゲート、28……管理権監
視カウンタ、30……ANDゲート、32……R
/W監視カウンタ。
ク図、第2図は従来例を示す回路ブロツク図、第
3図AないしH及び第4図は従来例の動作を示す
タイムチヤート及びフローチヤート、第5図Aな
いしN及び第6図A,Bは実施例の動作を示すタ
イムチヤート及びフローチヤートである。 10……CPU、12……DMAコントローラ
、22……メモリ、24……EX・ORゲート、
26……EX・NORゲート、28……管理権監
視カウンタ、30……ANDゲート、32……R
/W監視カウンタ。
Claims (1)
- 【実用新案登録請求の範囲】 DMAコントローラによつて、CPUを解する
ことなくメモリに直接アクセスする場合にデータ
の転送保護を行なうDMA転送保護回路において
、 前記DMAコントローラと前記CPUとの間に
おけるシステムバスの管理権の移行状態を監視し
て、該管理権の移行が良好に行なわれない場合に
、前記DMAコントローラに対してその動作を停
止する信号を出力する第一の監視手段と、 前記メモリに対するデータの読み出し、書き込
み時に使用されるリード/ライト信号の状態を監
視して、データの読み出し、書き込みが良好に行
なわれない場合に、前記DMAコントローラに対
してその動作を停止する信号を出力する第二の監
視手段とを具備したことを特徴とするDMA転送
保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1988026754U JPH0650038Y2 (ja) | 1988-02-29 | 1988-02-29 | Dma転送保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1988026754U JPH0650038Y2 (ja) | 1988-02-29 | 1988-02-29 | Dma転送保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01133645U true JPH01133645U (ja) | 1989-09-12 |
JPH0650038Y2 JPH0650038Y2 (ja) | 1994-12-14 |
Family
ID=31248666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1988026754U Expired - Lifetime JPH0650038Y2 (ja) | 1988-02-29 | 1988-02-29 | Dma転送保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0650038Y2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5642862A (en) * | 1979-09-17 | 1981-04-21 | Fujitsu Ltd | Fault detecting system for electronic computer |
JPS58159129A (ja) * | 1982-03-17 | 1983-09-21 | Mitsubishi Electric Corp | マイクロコンピユ−タシステムのdma制御装置 |
-
1988
- 1988-02-29 JP JP1988026754U patent/JPH0650038Y2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5642862A (en) * | 1979-09-17 | 1981-04-21 | Fujitsu Ltd | Fault detecting system for electronic computer |
JPS58159129A (ja) * | 1982-03-17 | 1983-09-21 | Mitsubishi Electric Corp | マイクロコンピユ−タシステムのdma制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0650038Y2 (ja) | 1994-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01133645U (ja) | ||
JPS63155551U (ja) | ||
JPS596202U (ja) | シ−ケンス制御装置 | |
JPH02116346U (ja) | ||
JPH0452252U (ja) | ||
JPH0214741B2 (ja) | ||
JPS6261977B2 (ja) | ||
JPH0238641U (ja) | ||
JPH0455650U (ja) | ||
JPS61121146A (ja) | メモリプロテクト方式 | |
JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
JPH0265296U (ja) | ||
JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
JPH022751U (ja) | ||
JPS59107800U (ja) | コンピユ−タシステムの機能チエツク装置 | |
JPH03119236U (ja) | ||
JPS62147107U (ja) | ||
JPH0223754U (ja) | ||
JPS6173192U (ja) | ||
JPH02108144U (ja) | ||
JPH0386451U (ja) | ||
JPS62129650U (ja) | ||
JPS61655U (ja) | 情報処理装置 | |
JPS5891786U (ja) | 複写機の文字表示装置 | |
JPS58138147U (ja) | 中央処理装置誤動作時の内部状態退避装置 |