JPH0265296U - - Google Patents
Info
- Publication number
- JPH0265296U JPH0265296U JP14212088U JP14212088U JPH0265296U JP H0265296 U JPH0265296 U JP H0265296U JP 14212088 U JP14212088 U JP 14212088U JP 14212088 U JP14212088 U JP 14212088U JP H0265296 U JPH0265296 U JP H0265296U
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- interrupt
- dual port
- port ram
- read back
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009977 dual effect Effects 0.000 claims description 4
- 241000837181 Andina Species 0.000 claims 2
- 230000004044 response Effects 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
Description
第１図はの一実施例を示す構成ブロツク図、第
２図は動作の一例を示すフローチヤートである。 １ａ，１ｂ……ＣＰＵ、２……デユアルポート
ＲＡＭ、３……割り込み情報読み返し回路、３１
……アドレスデコーダ、３２……ドライバ。
２図は動作の一例を示すフローチヤートである。 １ａ，１ｂ……ＣＰＵ、２……デユアルポート
ＲＡＭ、３……割り込み情報読み返し回路、３１
……アドレスデコーダ、３２……ドライバ。
Claims (1)
- 【実用新案登録請求の範囲】 同期式演算制御装置ＣＰＵの制御のもとでデー
タの書き込み、読みだしが制御されるメモリ制御
装置であつて、 ２つのポートＡ，Ｂへのアクセス権がどちらに
あるかを示す割り込み信号Ｉａ，Ｉｂを出力する
端子ＩＮｂ，ＩＮａを有し、２つのＣＰＵからリ
ード／ライトできるデユアルポートＲＡＭと、 デユアルポートＲＡＭの端子ＩＮｂ，ＩＮａか
ら出力される割り込み信号Ｉｂ，Ｉａの状態をそ
れぞれ相手側のＣＰＵ側から読み返すことができ
るようにした割り込み情報読み返し回路とを備え
、 各ＣＰＵは割り込み情報読み返し回路からの信
号に応じてデユアルポートＲＡＭへのデータの書
き込み制御することを特徴とするメモリ制御装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14212088U JP2554423Y2 (ja) | 1988-10-31 | 1988-10-31 | メモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14212088U JP2554423Y2 (ja) | 1988-10-31 | 1988-10-31 | メモリ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0265296U true JPH0265296U (ja) | 1990-05-16 |
| JP2554423Y2 JP2554423Y2 (ja) | 1997-11-17 |
Family
ID=31407796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14212088U Expired - Lifetime JP2554423Y2 (ja) | 1988-10-31 | 1988-10-31 | メモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2554423Y2 (ja) |
-
1988
- 1988-10-31 JP JP14212088U patent/JP2554423Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2554423Y2 (ja) | 1997-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0265296U (ja) | ||
| JPS6324755U (ja) | ||
| JPS59134842U (ja) | 車載電子機器用のワンチツプマイコンのメモリ拡張装置 | |
| JPH022751U (ja) | ||
| JPS6214536U (ja) | ||
| JPH0289556U (ja) | ||
| JPS5851333U (ja) | プログラム処理装置 | |
| JPS6173192U (ja) | ||
| JPS6335147U (ja) | ||
| JPS5872800U (ja) | 設定デ−タのメモリ保護装置 | |
| JPH02116346U (ja) | ||
| JPH0272500U (ja) | ||
| JPS59122626U (ja) | 読取制御装置 | |
| JPS6010349U (ja) | メモリ共有装置 | |
| JPS61164551U (ja) | ||
| JPH0238641U (ja) | ||
| JPH0350262U (ja) | ||
| JPS5847940U (ja) | 自動デ−タ集録装置 | |
| JPS618354U (ja) | ダイレクトメモリアクセス装置 | |
| JPH01133645U (ja) | ||
| JPS6071962U (ja) | 動作モ−ド設定装置 | |
| JPH0187457U (ja) | ||
| JPH01138143U (ja) | ||
| JPH01125637U (ja) | ||
| JPS6331450U (ja) |