JPS61173360A - 不揮発メモリのデ−タ保護方式 - Google Patents
不揮発メモリのデ−タ保護方式Info
- Publication number
- JPS61173360A JPS61173360A JP1395985A JP1395985A JPS61173360A JP S61173360 A JPS61173360 A JP S61173360A JP 1395985 A JP1395985 A JP 1395985A JP 1395985 A JP1395985 A JP 1395985A JP S61173360 A JPS61173360 A JP S61173360A
- Authority
- JP
- Japan
- Prior art keywords
- contents
- data
- memory
- memories
- version number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、不揮発メモリデータ書き換え中の電源断によ
るデータ喪失を保護する方式に関する。
るデータ喪失を保護する方式に関する。
磁気テープ装置では、データの転送レート、ブロックサ
イズの最大値などの設定事項を不揮発メモリに書込んで
おき、これを参照しながらテープへのアクセスを行なう
。設定事項が変ると不揮発メモリを書き換えるが、この
書き換え中に電源断があるとメモリデータは一部更新さ
れ残部は未更新の中途半端なデータ、又はでたらめなデ
ータになり、最初からデータを入力し直さなければ磁気
テープ装置へのアクセスが不可能となる等の障害が発生
する恐れがある。
イズの最大値などの設定事項を不揮発メモリに書込んで
おき、これを参照しながらテープへのアクセスを行なう
。設定事項が変ると不揮発メモリを書き換えるが、この
書き換え中に電源断があるとメモリデータは一部更新さ
れ残部は未更新の中途半端なデータ、又はでたらめなデ
ータになり、最初からデータを入力し直さなければ磁気
テープ装置へのアクセスが不可能となる等の障害が発生
する恐れがある。
本発明はか−る点を改善し、データ書き換え中に電源断
があっても容易に（！！復でき、磁気テープ装置へのア
クセスも可能な方式を提供しようとするものである。
があっても容易に（！！復でき、磁気テープ装置へのア
クセスも可能な方式を提供しようとするものである。
本発明の不揮発メモリのデータ保護方式は、不揮発メモ
リを複数個設け、該メモリへは内容更新時にその最新さ
を示す版数とチェックコードを書込んでおき、これらの
メモリの誤りをチェックして、全メモリの内容が正しい
ときは版数をチェックして最新の内容の不揮発メモリを
読出し対象とし、メモリ内容に誤りがあれば正しい内容
の不揮発メモリを読出し対象とし、そして更新データを
書込む不揮発メモリは現在非読出し対象である不揮発メ
モリとすることを特徴とするものである。
リを複数個設け、該メモリへは内容更新時にその最新さ
を示す版数とチェックコードを書込んでおき、これらの
メモリの誤りをチェックして、全メモリの内容が正しい
ときは版数をチェックして最新の内容の不揮発メモリを
読出し対象とし、メモリ内容に誤りがあれば正しい内容
の不揮発メモリを読出し対象とし、そして更新データを
書込む不揮発メモリは現在非読出し対象である不揮発メ
モリとすることを特徴とするものである。
図面は本発明の実施例を示し、１．２は不揮発メモリ、
３．４は誤まり検出部、５，６は版数レジスタ、７は比
較部、８〜１６はゲートである。
３．４は誤まり検出部、５，６は版数レジスタ、７は比
較部、８〜１６はゲートである。
図示のように本発明では磁気テープ装置の設定事項を書
込む不揮発メモリを２個（３個以上でもよいカリ設け、
更新データの書込みは、プロセッサ１７よＪＵコントロ
ールバス及びアドレスバスを介してＩ１０ポート１８に
対して現在不揮発メモリ１を使用中とすれば現在不使用
中の他方のメモリ本例では不揮発メモリ２に対して書込
み信号を出力して書込み可能状態にした後、データバス
によりデータバッファ２０を介して行なう。この更新デ
ータには前記設定事項の他に版数ともいうべきデータを
含ませて書込みを行なう。即ちメモリに書込んだ最初の
設定事項は版数１．１度更新した設定事項は版数２、・
・・・・・等とする。このようにしておくと不揮発メモ
リ１，２の版数を読出してチェックすることにより、゛
どちらの設定事項が最新のものであるか分る。版数レジ
スタ５，６はメモリ１．２から版数を取込むレジスタで
あり、プロセッサ１７及びＩ１０ポート１８を介して両
年揮発メモリ１．２よりデータを読出し、比較部７はど
ちらが最新であるかをチェックする。版数が上記の如く
逐次インクリメントされる数であれば、版数の大きい方
が最新であるから、差をとってその正、負により最新を
決定することができる。
込む不揮発メモリを２個（３個以上でもよいカリ設け、
更新データの書込みは、プロセッサ１７よＪＵコントロ
ールバス及びアドレスバスを介してＩ１０ポート１８に
対して現在不揮発メモリ１を使用中とすれば現在不使用
中の他方のメモリ本例では不揮発メモリ２に対して書込
み信号を出力して書込み可能状態にした後、データバス
によりデータバッファ２０を介して行なう。この更新デ
ータには前記設定事項の他に版数ともいうべきデータを
含ませて書込みを行なう。即ちメモリに書込んだ最初の
設定事項は版数１．１度更新した設定事項は版数２、・
・・・・・等とする。このようにしておくと不揮発メモ
リ１，２の版数を読出してチェックすることにより、゛
どちらの設定事項が最新のものであるか分る。版数レジ
スタ５，６はメモリ１．２から版数を取込むレジスタで
あり、プロセッサ１７及びＩ１０ポート１８を介して両
年揮発メモリ１．２よりデータを読出し、比較部７はど
ちらが最新であるかをチェックする。版数が上記の如く
逐次インクリメントされる数であれば、版数の大きい方
が最新であるから、差をとってその正、負により最新を
決定することができる。
誤まり検出部３．４は不揮発メモリ１，２の内容（上記
設定事項）につきパリティチェック、ＣＲＣチェックな
どを行ない、誤まりがあればＨ（ハイ）レベル、誤すカ
ナければＬ（ロー）レベルの出力を生じる。ゲート８，
９．１０は図示のように入力を反転（○印で示す）した
もののアンドをとるので、両メモリの内容に誤りがなけ
ればゲート８がＨレベル出力を生じ、メモリ１の内容が
正しくメモリ２の内容が誤まりならゲート９が、その逆
ならゲート１０がＨレベル出力を生じる。
設定事項）につきパリティチェック、ＣＲＣチェックな
どを行ない、誤まりがあればＨ（ハイ）レベル、誤すカ
ナければＬ（ロー）レベルの出力を生じる。ゲート８，
９．１０は図示のように入力を反転（○印で示す）した
もののアンドをとるので、両メモリの内容に誤りがなけ
ればゲート８がＨレベル出力を生じ、メモリ１の内容が
正しくメモリ２の内容が誤まりならゲート９が、その逆
ならゲート１０がＨレベル出力を生じる。
ゲー）９．１０のＨレベル出力はオアゲート１３゜１４
を通ってメモリ１の内容を読取れを示す信号Ａ、メモリ
２の内容を読取れを示す信号ＢになりＩ１０ボート１８
内のレジスタにセントきれ後刻にプロセッサ１７により
読取られる。ゲート８のＨレベル出力はゲート１１．１
２に入力する。比較部７はメモリ１．２の内容のどちら
が最新かをチェックし、メモリ１が最新ならＨレベル、
メモリ２が最新ならＬレベルの出力を生じる。従ってメ
モリ１が最新のときゲート１１がＨレベル出力を生じ、
これはオアゲート１３を通って信号Ａとなり、またメモ
リ２が最新のときゲート１２がＨレベル出力を生じてこ
れはオアゲート１４を通っので信号Ｂとなる。こうして
正しいかつ最新の内のメモリが読出し対象になる。
を通ってメモリ１の内容を読取れを示す信号Ａ、メモリ
２の内容を読取れを示す信号ＢになりＩ１０ボート１８
内のレジスタにセントきれ後刻にプロセッサ１７により
読取られる。ゲート８のＨレベル出力はゲート１１．１
２に入力する。比較部７はメモリ１．２の内容のどちら
が最新かをチェックし、メモリ１が最新ならＨレベル、
メモリ２が最新ならＬレベルの出力を生じる。従ってメ
モリ１が最新のときゲート１１がＨレベル出力を生じ、
これはオアゲート１３を通って信号Ａとなり、またメモ
リ２が最新のときゲート１２がＨレベル出力を生じてこ
れはオアゲート１４を通っので信号Ｂとなる。こうして
正しいかつ最新の内のメモリが読出し対象になる。
書込み対象は読出し対象でないメモリであり、従って信
号Ａの反転信号ＢＷがメモリ２へ書込みを示す信号、信
号Ｂの反転信号ＡＷがメモリ１へ書込めを示す信号にな
り、Ｉ１０ポート１８内のレジスタにセットされ、後刻
にプロセッサ１７により読取られる。インバータ１５．
１６は上記反転処理を行なう。
号Ａの反転信号ＢＷがメモリ２へ書込みを示す信号、信
号Ｂの反転信号ＡＷがメモリ１へ書込めを示す信号にな
り、Ｉ１０ポート１８内のレジスタにセットされ、後刻
にプロセッサ１７により読取られる。インバータ１５．
１６は上記反転処理を行なう。
不揮発メモリには電気的に書込み、消去可能なＲＯＭ（
読取り専用メモリ）とＲＡＭ （ランダムアクセスメモ
リ）とを同じチップ上に搭載したものがあり、磁気テー
プ装置の設定事項格納用としてはこの種の不揮発メモリ
が使用される。この種のメモリは該ＲＯＭに書込み、電
源投入時にＲＯＭよりデータを読出してＲＡＭにロード
し、該ＲＡＭより読出しを行なう。ＲＡＭであるから電
源が断になると記憶データは消滅し、電源投入時に再び
ＲＯＭよりＲＡＭヘロードする。データ更新に際して必
要箇所のみの部分更新はできず、全内容を再書込みする
。プロセッサ１７はＲＯＭアドレスをインクリメントし
ながら新データを逐次書込んで行くが、この過程で電源
断があるとＲＡＭデータは消滅し、書込み回路のバッフ
ァなどに入っていたデータも消滅し、設定事項を最初か
ら全て作り直さなければ磁気テープ装置の起動が不可能
になる。この点本発明では書込みは不使用中のメモリに
対して行なうので、書込み中に電源断があっても、使用
中のメモリのＲＯＭ内容は健全であり、再起動容易であ
る。
読取り専用メモリ）とＲＡＭ （ランダムアクセスメモ
リ）とを同じチップ上に搭載したものがあり、磁気テー
プ装置の設定事項格納用としてはこの種の不揮発メモリ
が使用される。この種のメモリは該ＲＯＭに書込み、電
源投入時にＲＯＭよりデータを読出してＲＡＭにロード
し、該ＲＡＭより読出しを行なう。ＲＡＭであるから電
源が断になると記憶データは消滅し、電源投入時に再び
ＲＯＭよりＲＡＭヘロードする。データ更新に際して必
要箇所のみの部分更新はできず、全内容を再書込みする
。プロセッサ１７はＲＯＭアドレスをインクリメントし
ながら新データを逐次書込んで行くが、この過程で電源
断があるとＲＡＭデータは消滅し、書込み回路のバッフ
ァなどに入っていたデータも消滅し、設定事項を最初か
ら全て作り直さなければ磁気テープ装置の起動が不可能
になる。この点本発明では書込みは不使用中のメモリに
対して行なうので、書込み中に電源断があっても、使用
中のメモリのＲＯＭ内容は健全であり、再起動容易であ
る。
書込み中に電源断などがあると当該メモリの内容は誤り
になるが、これは誤まり検出部３．４により検出される
から°、出力Ａ、Ｂ、ＡＷ、ＢＷにより書込み対象およ
び読取り対象が容易に、自動的に分る。
になるが、これは誤まり検出部３．４により検出される
から°、出力Ａ、Ｂ、ＡＷ、ＢＷにより書込み対象およ
び読取り対象が容易に、自動的に分る。
以上説明したように本発明では、書込み中に電源断など
があっても不揮発メモリの内容を確実保護することがで
き、甚だ有効である。
があっても不揮発メモリの内容を確実保護することがで
き、甚だ有効である。
図面は本発明の実施例を示すブロック図である。
図面で１，２は不揮発メモリ、３．４は誤まり検出部、
Ａ、 Ｂは読出し対象指定信号、ＡＷ、 ＢＷは書込み
対象指定信号である。
Ａ、 Ｂは読出し対象指定信号、ＡＷ、 ＢＷは書込み
対象指定信号である。
Claims (1)
- 不揮発メモリを複数個設け、該メモリへは内容更新時に
その最新さを示す版数とチェックコードを書込んでおき
、これらのメモリの誤りをチェックして、全メモリの内
容が正しいときは版数をチェックして最新の内容の不揮
発メモリを読出し対象とし、メモリ内容に誤りがあれば
正しい内容の不揮発メモリを読出し対象とし、そして更
新データを書込む不揮発メモリは現在非読出し対象であ
る不揮発メモリとすることを特徴とする不揮発メモリの
データ保護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1395985A JPS61173360A (ja) | 1985-01-28 | 1985-01-28 | 不揮発メモリのデ−タ保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1395985A JPS61173360A (ja) | 1985-01-28 | 1985-01-28 | 不揮発メモリのデ−タ保護方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61173360A true JPS61173360A (ja) | 1986-08-05 |
Family
ID=11847748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1395985A Pending JPS61173360A (ja) | 1985-01-28 | 1985-01-28 | 不揮発メモリのデ−タ保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61173360A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7082549B2 (en) * | 2000-11-17 | 2006-07-25 | Bitfone Corporation | Method for fault tolerant updating of an electronic device |
| US9081638B2 (en) | 2006-07-27 | 2015-07-14 | Qualcomm Incorporated | User experience and dependency management in a mobile device |
-
1985
- 1985-01-28 JP JP1395985A patent/JPS61173360A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7082549B2 (en) * | 2000-11-17 | 2006-07-25 | Bitfone Corporation | Method for fault tolerant updating of an electronic device |
| US9081638B2 (en) | 2006-07-27 | 2015-07-14 | Qualcomm Incorporated | User experience and dependency management in a mobile device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020029925A (ko) | 디지털 데이터의 소프트 에러를 정정하는 방법 및 장치 | |
| US7657795B2 (en) | Method and apparatus for writing to a target memory page of a memory | |
| US5956352A (en) | Adjustable filter for error detecting and correcting system | |
| JPH0594377A (ja) | パリテイ検出回路 | |
| US20030005241A1 (en) | Write protect method | |
| JPS61173360A (ja) | 不揮発メモリのデ−タ保護方式 | |
| JPS6129024B2 (ja) | ||
| JPH0316655B2 (ja) | ||
| JPH0652065A (ja) | メモリ制御回路 | |
| JP3518705B2 (ja) | Ｆｉｆｏメモリ管理装置 | |
| JPH01284946A (ja) | エラー訂正方式 | |
| JPS59112494A (ja) | メモリテスト方式 | |
| JPS60238933A (ja) | 制御記憶装置のエラ−処理方式 | |
| JPS6236578B2 (ja) | ||
| JP2546411B2 (ja) | キャッシュメモリ装置 | |
| JPS6227424B2 (ja) | ||
| JPS617947A (ja) | 制御記憶装置 | |
| JPS61246854A (ja) | エラ−処理方式 | |
| JPS62293582A (ja) | メモリ装置 | |
| JPS59217298A (ja) | メモリエラ−救済方式 | |
| JPS58121463A (ja) | フアイルプロテクト方式 | |
| JPH0496844A (ja) | キャッシュメモリ制御回路 | |
| JPS60225941A (ja) | マイクロプログラム制御装置 | |
| JPH0368048A (ja) | メモリテスト方式 | |
| JPS6270956A (ja) | 記憶保護装置 |