JPS62266602A - システムパラメ−タの設定ガ−ド装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数のメカ機構を有する入出力装置が相互に
接続されるシステムにおける入出力装置の接続構成、設
置場所を意味する設置場所番号、入出力装置番号及び各
入出力装置毎のメカ機構補正情報等のシステムパラメー
タの設定ガード装置に関するものである。

従来の技術 従来から入出力装置の設置場所番号、入出力装置番号、
メカ機構補正情報等のシステムパラメータの設定方式と
して、 ■　専用の設定スイッチを設ける。

■　専用又は汎用のＩＣメモリを設ける。

■　専用又は汎用の不揮発性メモリを設ける。

等があるが、■［設定スイッチｊの方式では、設定が自
由で簡単に行なえる利点があるもののシステムパラメー
タを設定するのに、スイッチを１ケずつ操作するので、
時間がかかり、しかも不特定多数のオペレータでも操作
可能となり、入出力装置の誤動作及び不正操作にもつな
がる恐れがある。

さらに、システムパラメータが多くなってくると、必要
とするスイッチがそのまま比例して増えて、スイッチが
占める物理エリアが増大するという欠点がある。

次に■「ＩＣメモリ」の方式においては、専用及び汎用
のＩＣメモリを使用するこきて、多数の情報量をコンパ
クトに収納できるきいう利点があるものの、電源がオフ
となった時のシステムパラメ−タの保持の為、バッテリ
等によるバックアップが必要となり、電源のオン及びオ
フの繰返し動作におけるシステムパラメータの信頼性を
確保する為の保護回路等が増えるという欠点が見られ、
さらに、システムパラメータの設定方法としては、プロ
グラム制御手順に基づいて、例えばキイボード等の入力
手段によって、キイワード入力を行なうことで、設定が
可能となり、キイ入力の誤り及び不正操作等で、再設定
を必要としないのに簡単に書き換えられてしまうという
欠点がある。

次に■「不揮発性メモリ」の方式においては、専用及び
汎用の不揮発性メモリを使用することで、多数の情報量
をコンパクトに収納することが出来、さらに■ｌ’−Ｉ
Ｃｌモー」の方式で必要とするバッテリーによるバック
アップもなくなるという利点があるものの、システムパ
ラメータの設定方法においては、■「ＩＣメモリ」の方
式と同様で、キイ入力の誤り及び不正操作等で、再設定
を必要としないのに、簡単に書き換えられてしまうとい
う欠点がある。

発明が解決しようとする問題点 従って、システムパラメータの設定方式においては、従
来技術に見られるように、入出力装置の機能が増大し、
かつ高精度になればなるほど、システムパラメータの情
報量が増大するため、システムパラメータのコンパクト
な収納方法及びプログラム制御手順に基づく、キイワー
ド入力による設定方式を採用することが最も良い方法と
言える。

しかしながらキイ操作の誤り、及び不正操作によって、
再設定を必要としないのに、書き換えられてしまうとい
う問題点があった。

本発明は、このような従来の問題点を解決するものであ
り、入出力装置のシステムパラメータの中において、重
み付けを持たせて、設定をしたいシステムパラメータを
特定のオペレータが意図的に操作した時のみ、書き換え
が可能となるシステムパラメータ設定ガード装置を提供
することを目的とするものである。

問題点を解決するための手段 本発明は、上記目的を達成するために、システムパラメ
ータの中に重み付けをして、メモリの中に階層化した収
納を図り、メモリ収納エリヤの限定したシステムパラメ
ータの設定のため、アドレス線を無効とするスイッチと
そのスイッチの状態を見る入力回路とを備えたものであ
る。

作　　　　用 したがって、本発明によれば、多数のシステムパラメー
タを機能の重要度と書き換えの繰り返し性を考慮しなが
ら重み付けをして、メモリの中に階層別にエリヤを決め
て収納し、特に重要であるエリヤのシステムパラメータ
は、アドレス線を通常無効とするかくしスイッチを設け
て、誤った操作及び不正操作による入出力装置の誤動作
及び不正動作を防ぐことができる効果を有する。

実施例 第１図は本発明の一実施例の構成を示すものである。第
１図において、１は入出力端末機の心本部にあたる制御
部であり、２は入出力端末機の全てのシステムパラメー
タを記憶するシステムパラメータ用メモリ、３は制御部
から２のシステムパラメータ用メモリを動作する時のア
ドレス線情報を解読するアドレスデコード回路、４はシ
ステムパラメータ用メモリ２を読出し及び書込みをする
為のタイミング制御部、５は読出し及び書込み時のデー
タ情報を受渡しする双方向のデータ入出力ゲート、６は
システムパラメータの重要度に応じた階層別収納された
アドレスエリアを無効扱いにする隠しスイッチ、７はシ
ステムパラメータ用メモリの書込みタイミング信号をス
イッチ６とアドレス線の不一致によって禁止させるゲー
ト回路である。

又、８は無効とする隠しスイッチ６の状態をプログラム
制御上でセンス可能なスイッチ入力回路である。

次に上記実施例の動作について説明する。まず、システ
ムパラメータ用メモリ２には、第２図の一例に示すよう
に各々のシステムパラメータの重要度と書換え−の繰返
し等を考慮して重み付けされた「２１」から「２Ｆ」ま
での階層に収納されている。本実施例においては、第２
図に示すアドレス線の最上位（ＭＳＢ）Ａｎが［１１の
場合に、すなわち階層エリア番号「２８」から「２Ｆ」
までが重要でかつ、書換えの保護が必要であるとする。

まず最初は、無効スイッチ６をオフのままにする。そう
すると、制御部１からシステムパラメータ用メモリ２へ
の読取り及び書込みは全てのエリアに対して何の制限も
なく行なうことが出来る。

第３図にシステムパラメータ用メモリ２の読出し動作タ
イミングチャートを示す。まず、制御部１はアドレス情
報を出力する。そうすると、アドレスデコード回路３に
おいてメモリセレクト信号が選択され、タイミング制御
回路４で読出し信号が出力されるとシステムパラメータ
用メモリ２は、データ線入出力ゲート５ヘアドレス指定
されたエリアのデータ情報（例えば、ｒ２１４Ｊ、ｒ２
１５Ｊ　’）を読出しデータきして送出する。そうする
と、データ線入力ゲート５はタイミング制御部４によっ
て、読出しデータをシステムパラメータ用メモリ２から
制御部１へ転送を行なう。制御部１は、読出したデータ
を入出力端末機の各々のパラメータとして使用すること
が出来る。

次に、第４図にシステムパラメータ用メモリへの書込み
動作タイミングチャートを示す。書込みにおいて、まず
、制御部１は、プログラム制御の手順に基づいて、書換
えをしたいエリアのアドレス線を送出すると、アドレス
デコード回路３は、メモリセレクト信号を選択し、同時
にタイミンク制御部４では書込み信号を発生し、システ
ムパラメータ用メモリ２へ送出する。又、制御部１は、
アドレス線送出後に、データ線入出力ゲート５へ書込み
データを送出する。そうすると、タイミング制御部４は
、システムパラメータメモリ２へ書込み信号に対して前
縁Ｔ３と後縁Ｔ４のタイミンクを保証した制御を行なう
。

以上によって、システムパラメータ用メモリ２は、アド
レス指定されたエリアへ書込み情報（例えばｒ２８２Ｊ
Ｊ２８３Ｊ　）を収納することが出来る。

又、制御部１は、上記、書込みが正しかったかどうかは
、書込み後の読出しチェックにて確認するこさが出来る
し、さらに、書込みをする直前に無効スイッチ６がオフ
であることも確認できる。

次に、システムパラメータ用メモリ２の階層番号「２８
」から「２Ｆ」までのエリアを再書込みできないように
する。

ますに、本実施例において、メモリアドレス線の最上位
のＭに、無効スイッチ６を割当てて置き、スイッチをオ
ン状態にすると、制御部１は、誤った操作によるプログ
ラム制御手順通りに、前記書込み動作を行なうが、ゲー
ト回路７においては、スイッチ６がオン状態の為、書込
み信号を発生させない。そうするとシステムパラメータ
用メモリ２は、書込み動作を行わず、無効きなってしま
う。この書込みの無効は、制御部１が、書込み後の読出
しチェックによって判別することが出来る。

以上の動作について、第５図にシステムパラメータの書
換えの概略フローチャートを示す。第５図では、まずオ
ペレータ操作によって、無効スインチロの操作及び書換
えキーワード入力が行なわれる。そうすると制御部１に
内蔵されているＣＰＵは、無効スイッチ６の状態をセン
スする。もし、無効スイッチ６がオンのままであれば、
誤り操作エラー処理を行う。次に、無効スイッチがオフ
状態であれば、手順通りに、必要とするシステムパラメ
ータメモリのエリアへ書込みを行ない、その後、システ
ムパラメータメモリから読出しを行ない、コンベアチェ
ックをする。コンベアチェックで正しければ、全てが正
しいと判断されるが、もし、正しくなければ、無効スイ
ッチ状態を再びセンスし、書込みエラー又は書込み中の
スイッチ不正操作エラーであるかを判別し、次の処理へ
き進めていく。

発明の効果 本発明は上記実施例より明らかなように、入出力端末機
が相互に接続されるシステムに於ける入出力装置の接続
構成、設置場所番号、入出力装置番号及び各入出力装置
毎のメカ機構補正情報等を収納するシステムパラメータ
用メモリを重要度及び書換えの繰返し性によって重み付
けを持たせて階層別に収納し、該当するアドレスエリア
内の最小成のアドレス線にてアドレス指定を無効とする
１ヶ以上のスイッチを設けるこきで、無意識の誤り操作
及び不特定多数゛の不正操作によるシステムパラメータ
の書換えミスを簡単に防止することができるという利点
を有する。そして更に本実施例における無効スイッチの
オン及びオフ状態が、スイッチ入力回路で検出可能であ
る為、通常動作時の書込み後の読出しエラーなのか、無
効スイッチ（：よる書込み禁止エラーなのかを判別する
ことが可能である為、システムパラメータ用メモリに於
けるパラメータ情報の保持性及び信頼性を向上させるこ
とができるという効果も有する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるシステムパラメータ
の設定ガード装置の概略ブロック図、第２図は本実施例
の階層化されたシステムパラメータの収納方法を表した
図、第３図は本実施例のシステムパラメータメモリへの
情報の読出しタイミング図、第４図は本実施例のシステ
ムパラメータメモリへの情報の書込みタイミング図、第
５図は本実施例のシステムパラメータの書換えの概略フ
ローチャート図である。 １・・・制御部、２・・・システムパラメータ用メモリ
、３１・・アドレスデコード回路、４・・・タイミング
制御部、５・・・データ線入出力ゲート、６・・・無効
スイッチ、７・・・ゲート回路、８・・・スイッチ入力
回路。 代理人の氏名　弁理士　中　尾　敏　男　はか１名第１
図 第２図 （ア讐層イζされ旧　シスデムハ“クメータの収向１方
弾）第３図 第４図

Claims (1)

【特許請求の範囲】
1. 相互に接続される入出力装置の各種情報を収納するシス
   テムパラメータ用メモリを、重要度および書換えの頻度
   によって重み付けを持たせて階層別に収納し、該当する
   アドレスエリア内の最小限のアドレス線によってアドレ
   ス指定を無効とするスイッチを設けることを特徴とする
   システムパラメータの設定ガード装置。