JPH02122349A - メモリデータ入出力制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリデータ入出力制御方式、特にメモリの番
地単位で全ビットを論理値“１″のデータを書込むこと
でデータを消去することのできる電気的に書替え可能な
読出し専用メモリ（以下ＥＥＰＲＯＭと言う）のメモリ
データ入出力制御方式に関する。

〔従来の技術〕

従来、この種のメモリデータ入出力制御方式は書込みデ
ータに１ビツトの偶数または奇数パリティビットを付加
し、データの読出し時にエラーチエツクを行なってメモ
リデータの誤り検出を行なっている。

〔発明が解決しようとする課題〕

上述した従来のメモリデータ入出力制御方式では、上位
の制御装置の誤りや暴走等によってＥＥＰＲＯＭのデー
タを消去したり誤ってデータを書込んだ場合に、１ビツ
トのみのパリティビットのみによるエラーチエツクであ
るため偶数個のビット誤りを検出できないと言う欠点が
ある。

〔課題を解決するための手段〕

本発明のメモリデータ入出力制御方式は、メモリの番地
単位で全ビットを論理値“１″のデータを書込むことで
データを消去することのできる電気的に書替え可能な読
出し専用メモリのメモリデータ入出力制御において、メ
モリに書込むデータをメモリの番地単位で半分は真のデ
ータとし、残り半分は真のデータの論理値を反転させた
パリティ情報とするデータ反転手段と、メモリから読出
した前記真のデータとパリティ情報とを照合し対応する
ビットで一致するビットがあったときは誤りとする検査
手段と、データを消すときのみメモリの番地単位でデー
タを全ビット論理値“１″゛とする消去データ送出手段
とを有することにより構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の回路図で、番地単位で全ビ
ットを論理値゛１″にして、図示されていない書込信号
線に書込信号を与えることにより、全ビット論理値“１
″の消去状態に書込まれるＥＥＰＲＯＭを対象としてい
る。図においてデータ線１１．〜ＩＮおよび２１．〜２
Ｎは番地当り２Ｎビツトで構成されたＥＥＰＲＯＭの書
込みデータ端子に接続され、データ線３】、〜３Ｎおよ
び４１、〜４Ｎは同じくこのＥＥＰＲＯＭのそれぞれ書
込みデータ端子に対応する読出しデータ端子に接続され
ている。イクスクルーシブオア回路５１、〜５Ｎはそれ
ぞれ消去時に切替え線１に論理値“０”が与えられ、書
込み時に切替え線１に論理値゛１″が与えられて、デー
タ線１１．〜ＩＮのデータを非反転および反転してデー
タ線２１〜２Ｎに与える論理切替え回路である。イクス
クルーシブノア回路６１．〜６Ｎはそれぞれデータ線３
１および４１．〜３Ｎおよび４Ｎのデータを入力とし、
それぞれのデータに一致を見れば論理値“１゛°を出力
する比較回路である。オア回路２はイクスクルーシブノ
ア回路６１．〜６Ｎの結果を集計し、アンド回路４は読
出し時にのみこの結果の出力を有効とする回路である。

次に第１図の動作について説明を進めると、データ消去
時は上位制御装置から切替え線１に論理値“Ｏ″が与え
られ、データ線１１．〜ＩＮの全てに論理値“１”が与
えられるとデータ線２１゜〜２Ｎも論理値“１”となり
、ＥＥＰＲＯＭの書込みデータが全ビット論理値″１”
となるので書込信号を与えることで、メモリ番地単位の
消去が行なわれる。

データの書込み時は、消去後に切替え線１に論理値“１
″を与え、データ線１１．〜ＩＮに所定のデータを与え
れば、データ線２１．〜２Ｎには所定のデータの反転デ
ータが与えられ、書込信号を与えれば、所定のデータお
よび反転データのうちの論理値“０”のビットが論理値
“０”に書替えられる。

データの読出し時は、ＥＥＰＲＯＭからデータ線３１．
〜３Ｎおよび４１．〜４Ｎに真のデータおよび反転した
データが読出され、データ線３１および４１．〜３Ｎお
よび４Ｎのそれぞれの論理値が比較され、論理値の同じ
ものが１つでもあれば、読出し信号線３が論理値パ１“
の間にエラー表示信号線５に論理値“１′°のエラー信
号が得られる。

〔発明の効果〕

以上説明したように本発明は、メモリ番地単位で全ビッ
ト論理値“１″′のデータを書込むことによりデータを
消去することのできるＥＥＰＲＯＭの入出力データにお
いて、ＥＥＰＲＯＭに書込むデータをメモリ番地単位で
半分のビットを真のデータとし、残り半分のビットは真
のデータの論理を反転させたパリティ情報とすることに
より、複数ビットの誤りに対しても簡単な回路で誤りを
検出することができ、切替え線が論理値“１パである限
り、データ消去が発生せず、誤って書込みを行なっても
論理値“０″から論理値“°１″への書込みがなされな
いので誤りの検出が容易にできる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図である。 ２・・・オア回路、４・・・アンド回路、５１．〜５Ｎ
・・・イクスクルーシブオア回路、６１．〜６Ｎ・・・
イ第 フ 囚

Claims (1)

【特許請求の範囲】
1. メモリの番地単位で全ビットを論理値“１”のデータを
   書込むことでデータを消去することのできる電気的に書
   替え可能な読出し専用メモリのメモリデータ入出力制御
   において、メモリに書込むデータをメモリの番地単位で
   半分は真のデータとし、残り半分は真のデータの論理値
   を反転させたパリテイ情報とするデータ反転手段と、メ
   モリから読出した前記真のデータとパリテイ情報とを照
   合し対応するビットで一致するビットがあったときは誤
   りとする検査手段と、データを消すときのみメモリの番
   地単位でデータを全ビット論理値“１”とする消去デー
   タ送出手段とを有することを特徴とするメモリデータ入
   出力制御方式。