JPS6013386A - 磁気バブルメモリ装置 - Google Patents
磁気バブルメモリ装置Info
- Publication number
- JPS6013386A JPS6013386A JP58118278A JP11827883A JPS6013386A JP S6013386 A JPS6013386 A JP S6013386A JP 58118278 A JP58118278 A JP 58118278A JP 11827883 A JP11827883 A JP 11827883A JP S6013386 A JPS6013386 A JP S6013386A
- Authority
- JP
- Japan
- Prior art keywords
- bubble memory
- magnetic bubble
- memory device
- data
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は磁気バブルメモリデバイスの実装の有無の検出
に好適な磁気バブルメモリ装置に関するものである。
に好適な磁気バブルメモリ装置に関するものである。
従来、磁気バブルメモリ素子と、回転磁界発生用コイル
と、バイアス磁界発生用永久磁石とから構成される磁気
バブルメモリデバイスを少なくとも具備してなる磁気バ
ブルメモリ装置において、複数の磁気バブルメモリデバ
イスの実装数を表示する場合には、スイッチを設け、そ
のスイッチの状態によシ磁気バブルメモリデバイスの実
装数を示す方法を用いていた。このスイッチによって決
まる信号は磁気バブルメモリ装置を接続するホストコン
ピュータに接続されておシ、このホストコンピュータは
、動作に先立ち、このスイッチの状態を読み実装数、す
なわち、磁気バブルメモリ装置の容量を知り、その容量
の範囲内で動作を行なっていた。このような方法におい
ては、次のような欠点があった。すなわち、第１はスイ
ッチを使用することになるので、部品点数が増加するこ
とである。第２はこのスイッチの状態はホストコンピュ
ータに読み取ることのできる構造にするため、磁気バブ
ルメモリ装置とホストコンピュータとの間の信号線が増
加することである。第３は磁気バブルメモリデバイスの
数を任意に増設した場合、その都度スイッチを再設定す
る必要が生じ、増設に手間がかかることである。
と、バイアス磁界発生用永久磁石とから構成される磁気
バブルメモリデバイスを少なくとも具備してなる磁気バ
ブルメモリ装置において、複数の磁気バブルメモリデバ
イスの実装数を表示する場合には、スイッチを設け、そ
のスイッチの状態によシ磁気バブルメモリデバイスの実
装数を示す方法を用いていた。このスイッチによって決
まる信号は磁気バブルメモリ装置を接続するホストコン
ピュータに接続されておシ、このホストコンピュータは
、動作に先立ち、このスイッチの状態を読み実装数、す
なわち、磁気バブルメモリ装置の容量を知り、その容量
の範囲内で動作を行なっていた。このような方法におい
ては、次のような欠点があった。すなわち、第１はスイ
ッチを使用することになるので、部品点数が増加するこ
とである。第２はこのスイッチの状態はホストコンピュ
ータに読み取ることのできる構造にするため、磁気バブ
ルメモリ装置とホストコンピュータとの間の信号線が増
加することである。第３は磁気バブルメモリデバイスの
数を任意に増設した場合、その都度スイッチを再設定す
る必要が生じ、増設に手間がかかることである。
したがって本発明は、スイッチなどの部品を付加するこ
となく、磁気バブルメモリ素子の特性を利用して磁気バ
ブルメモリデバイスの実装数を検出可能にした磁気バブ
ルメモリ装置を提供することを目的としている。
となく、磁気バブルメモリ素子の特性を利用して磁気バ
ブルメモリデバイスの実装数を検出可能にした磁気バブ
ルメモリ装置を提供することを目的としている。
このような目的を達成するために本発明は、アドレス情
報および欠陥ループを記憶するマツプループを有する磁
気パズルメモリ素子を備えた磁気バブルメモリ装置にお
いて、マツプループからのデータが全て“０″の場合、
磁気バブルメモリデバイスの実装されていないとみなす
ようにしたものである。すなわち、磁気バブルメモリ素
子は、データ記憶用の複数のマイナループと、データの
読み書きを行なうメジャーループとからなるメジャーマ
イナ方式を用いている。そして、マイナループには予備
のループを備え、このマイナループに欠陥があシ、使用
でき々い場合はこのマイナル−プに切替えて使用する方
式を用いている。このためＫは、欠陥ループを記憶する
ことが必要でｓｂ、またマイナループのアドレスと磁気
バブルメモリ制御回路との同期をとることが必要であシ
、このためにマツプループが設けられている。このマツ
プループには前述のようにアドレスを認識するためのイ
ンデックス信号と欠陥ループ情報とが記憶されている。
報および欠陥ループを記憶するマツプループを有する磁
気パズルメモリ素子を備えた磁気バブルメモリ装置にお
いて、マツプループからのデータが全て“０″の場合、
磁気バブルメモリデバイスの実装されていないとみなす
ようにしたものである。すなわち、磁気バブルメモリ素
子は、データ記憶用の複数のマイナループと、データの
読み書きを行なうメジャーループとからなるメジャーマ
イナ方式を用いている。そして、マイナループには予備
のループを備え、このマイナループに欠陥があシ、使用
でき々い場合はこのマイナル−プに切替えて使用する方
式を用いている。このためＫは、欠陥ループを記憶する
ことが必要でｓｂ、またマイナループのアドレスと磁気
バブルメモリ制御回路との同期をとることが必要であシ
、このためにマツプループが設けられている。このマツ
プループには前述のようにアドレスを認識するためのイ
ンデックス信号と欠陥ループ情報とが記憶されている。
そして、磁気バブルメモリ素子へデータを書き込んだシ
、読み出したシする場合、この動作に先立ち、磁気バブ
ルメモリ素子のマツグループのデータ、すなわちアドレ
スの認識と欠陥ループの読み出しを行なう。アドレス認
識のための信号は必ず“１＃と０”との組み合せで構成
されている。一方、磁気バブルメモリデバイスが実装さ
れていない場合には、マツプループのデータは全て“０
”として読み出される。したがって、マツプループデー
タ読み出し時、磁気バブルメモリデバイスが実装されて
いるかを知ることができる。
、読み出したシする場合、この動作に先立ち、磁気バブ
ルメモリ素子のマツグループのデータ、すなわちアドレ
スの認識と欠陥ループの読み出しを行なう。アドレス認
識のための信号は必ず“１＃と０”との組み合せで構成
されている。一方、磁気バブルメモリデバイスが実装さ
れていない場合には、マツプループのデータは全て“０
”として読み出される。したがって、マツプループデー
タ読み出し時、磁気バブルメモリデバイスが実装されて
いるかを知ることができる。
次に図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明による磁気バブルメモリ装置に係わるメ
ジャーマイナ方式の磁気バブルメモリ素子の構成を示し
たものである。同図において、１はデータを記憶するマ
ツグループ、２はアドレス検出のためのインデックス情
報とマイナループ１が欠陥ループかどうかを示す欠陥ル
ープデータを記憶するマツプループ、３は書き込みライ
ン、４は読み出しライン、５はジェネレータ、６はディ
テクタ、７はマイナループ１のスワップゲート、８はマ
イナループ１のレブリケークである。一方マツブループ
２用のゲートはマイナループ１とは分離されておシ、９
はマツプループ２のスワップゲート、１０はマツプルー
プ２のレズリケータである。
ジャーマイナ方式の磁気バブルメモリ素子の構成を示し
たものである。同図において、１はデータを記憶するマ
ツグループ、２はアドレス検出のためのインデックス情
報とマイナループ１が欠陥ループかどうかを示す欠陥ル
ープデータを記憶するマツプループ、３は書き込みライ
ン、４は読み出しライン、５はジェネレータ、６はディ
テクタ、７はマイナループ１のスワップゲート、８はマ
イナループ１のレブリケークである。一方マツブループ
２用のゲートはマイナループ１とは分離されておシ、９
はマツプループ２のスワップゲート、１０はマツプルー
プ２のレズリケータである。
また、第２図は本発明による磁気バブルメモリ装置の一
例を示す要部ブロック図である。同図において、ホスト
コンピュータ１１は磁気バブルメモリ素子へデータの転
送を行なう場合、磁気バブルメモリコントローラ（ＢＭ
Ｃ） １２へ磁気バブルメモリの動作指示を行なう。こ
の磁気バブルメモリコントローラ１２はホストコンピュ
ータ１１からの命令によシ磁気バブルメモリデバイス（
ＭＢＭ）１３のシーケンスの制御を行ない、かつ内部に
後述するセンスアンプから出力されるマツプループデー
タを記憶させるレジスタが設けられている。とこで、こ
の磁気バブルメモリデバイス１３は第１図に示す磁気バ
ブルメモリ素子と回転磁界発生用コイルとバイアス磁界
発生用永久磁石とから構成されている。１４は磁気バブ
ルメモリデバイス１３の動作に必要な各種のタイミング
を発生させるファンクションタイミングジェネレータ（
ＦＴＧ）、１５は磁気バブルメモリデバイス１３０回転
磁界発生用コイルに回転磁界発生用電流を流すコイルド
ライバ（ＣＤ）、１６は磁気バブルメモリデバイス１３
の動作に必要なジェネレータパルスなどのパルス電流を
発生するファンクションドライバ（ＦＤ）、１７はセン
スアンプ（Ｓ Ａ）であシ、このセンスアンプ１γは磁
気バブルメモリデータの読み出し時に磁気バブルメモリ
デバイス１３からの出力を増幅し“１ｐ＊、”Ｏｎの判
定を行ない、その出力を磁気バブルメモリデバイス１３
からの読み出しデータとして磁気バブルメモリコントロ
ーラ１２に出力する。
例を示す要部ブロック図である。同図において、ホスト
コンピュータ１１は磁気バブルメモリ素子へデータの転
送を行なう場合、磁気バブルメモリコントローラ（ＢＭ
Ｃ） １２へ磁気バブルメモリの動作指示を行なう。こ
の磁気バブルメモリコントローラ１２はホストコンピュ
ータ１１からの命令によシ磁気バブルメモリデバイス（
ＭＢＭ）１３のシーケンスの制御を行ない、かつ内部に
後述するセンスアンプから出力されるマツプループデー
タを記憶させるレジスタが設けられている。とこで、こ
の磁気バブルメモリデバイス１３は第１図に示す磁気バ
ブルメモリ素子と回転磁界発生用コイルとバイアス磁界
発生用永久磁石とから構成されている。１４は磁気バブ
ルメモリデバイス１３の動作に必要な各種のタイミング
を発生させるファンクションタイミングジェネレータ（
ＦＴＧ）、１５は磁気バブルメモリデバイス１３０回転
磁界発生用コイルに回転磁界発生用電流を流すコイルド
ライバ（ＣＤ）、１６は磁気バブルメモリデバイス１３
の動作に必要なジェネレータパルスなどのパルス電流を
発生するファンクションドライバ（ＦＤ）、１７はセン
スアンプ（Ｓ Ａ）であシ、このセンスアンプ１γは磁
気バブルメモリデータの読み出し時に磁気バブルメモリ
デバイス１３からの出力を増幅し“１ｐ＊、”Ｏｎの判
定を行ない、その出力を磁気バブルメモリデバイス１３
からの読み出しデータとして磁気バブルメモリコントロ
ーラ１２に出力する。
このように構成された磁気バブルメモリ装量は、電源を
投入すると、最初に磁気バブルメモリデバイス１３のア
ドレスを認識し、マツグループ２内に記憶されている欠
陥ループデータを、磁気バブルメモリデバイス１３内の
欠陥ループ記憶回路に書き込む動作を行なう。この制御
は勿論磁気バブルメモリコントローラ１２によって行な
われる。
投入すると、最初に磁気バブルメモリデバイス１３のア
ドレスを認識し、マツグループ２内に記憶されている欠
陥ループデータを、磁気バブルメモリデバイス１３内の
欠陥ループ記憶回路に書き込む動作を行なう。この制御
は勿論磁気バブルメモリコントローラ１２によって行な
われる。
第３図はマツプループ２のデータの一例を示したもので
ある。前述したようにマツプループにはアドレス検出用
のインデックスデータＤＩと欠陥ループデータＤＩとが
記憶されている。第３図の例ではインデックスパタンと
して連続した規定数個以上の＃０”の後に”１０１０１
０１０”を続けたバタンとしておシ、この＃１Ｏ１０１
０１０″バタンか検出されたときに磁気バブルメモリコ
ントローラ１２内のカウンタと同期をとシ、磁気バブル
メモリのアドレスを認識している。一方、欠陥ループデ
ータは、１ビツトがマツプループ１の１ループに対応す
る形でインデックスパタンに続いて記憶されている。こ
の欠陥ループデータは、６１″の場合、良ループを意味
し、“０”の場合、欠陥ループを意味している。またこ
の欠陥ループデータは当然マツプループの数だけある。
ある。前述したようにマツプループにはアドレス検出用
のインデックスデータＤＩと欠陥ループデータＤＩとが
記憶されている。第３図の例ではインデックスパタンと
して連続した規定数個以上の＃０”の後に”１０１０１
０１０”を続けたバタンとしておシ、この＃１Ｏ１０１
０１０″バタンか検出されたときに磁気バブルメモリコ
ントローラ１２内のカウンタと同期をとシ、磁気バブル
メモリのアドレスを認識している。一方、欠陥ループデ
ータは、１ビツトがマツプループ１の１ループに対応す
る形でインデックスパタンに続いて記憶されている。こ
の欠陥ループデータは、６１″の場合、良ループを意味
し、“０”の場合、欠陥ループを意味している。またこ
の欠陥ループデータは当然マツプループの数だけある。
第３図に示すようにインデックスパタンには必らず“１
”が含まれており、もし１＃が存在しなければアドレス
の同期をとることが不可能となる。
”が含まれており、もし１＃が存在しなければアドレス
の同期をとることが不可能となる。
第２図の構成において、磁気バブルメモリデバイス１３
が実装されていない場合を考えると、センスアンプ１７
の入力は信号が全く入力されなく力るので、磁気バブル
メモリデバイス１３からの出力がない状態、すなわち入
力データが＃０＃の場合と同じＫなる。したがって、マ
ツプループ２のデータを読み出す際にマツプループデー
タが全て“０＃の場合、磁気バブルメモリがないものと
考えることができる。
が実装されていない場合を考えると、センスアンプ１７
の入力は信号が全く入力されなく力るので、磁気バブル
メモリデバイス１３からの出力がない状態、すなわち入
力データが＃０＃の場合と同じＫなる。したがって、マ
ツプループ２のデータを読み出す際にマツプループデー
タが全て“０＃の場合、磁気バブルメモリがないものと
考えることができる。
第４図はマツグループデータの読み出し時の処理フロー
を示したものである。同図において、実際にはマツグル
ープ内のビット数はある限られた数であυ、マツプルー
プ内の全部を読み出す時間はマツプループ内のビット数
によって決定される。
を示したものである。同図において、実際にはマツグル
ープ内のビット数はある限られた数であυ、マツプルー
プ内の全部を読み出す時間はマツプループ内のビット数
によって決定される。
したがって、ステップ３１でマツプループの読み出しを
開始してステップ３２でマツプループデータの１ビツト
を読み出し、≠＋ミｍにステップ３３でインデックスパ
タンが検出されなかった場合は所定の時間外であればス
テップ３４でステップ３２．ステップ３３を繰シ返し行
なう。そして、インデックスパタンが検出されなかった
場合はステップ３５で読み出したマツプループデータに
１個でも“１＃がある場合はインデックスパタンが破壊
されているものであシ、磁気バブルメモリデバイスは実
装されている（ステップ３６）。一方、ステップ３５に
おいて、マツグループデータが全て＃０＃の場合は磁気
バブルメモリデバイスは実装されていない（ステップ３
７）。また、ステップ３３において、インデックスパタ
ンか検出された場合はステップ３８で欠陥ループデータ
を読みとるので磁気バブルメモリデバイスが実装されて
いる。このようにしてマツプループデータ読み出し時に
磁気バブルメモリデバイスが実装されているかを検出す
るととが可能となる。
開始してステップ３２でマツプループデータの１ビツト
を読み出し、≠＋ミｍにステップ３３でインデックスパ
タンが検出されなかった場合は所定の時間外であればス
テップ３４でステップ３２．ステップ３３を繰シ返し行
なう。そして、インデックスパタンが検出されなかった
場合はステップ３５で読み出したマツプループデータに
１個でも“１＃がある場合はインデックスパタンが破壊
されているものであシ、磁気バブルメモリデバイスは実
装されている（ステップ３６）。一方、ステップ３５に
おいて、マツグループデータが全て＃０＃の場合は磁気
バブルメモリデバイスは実装されていない（ステップ３
７）。また、ステップ３３において、インデックスパタ
ンか検出された場合はステップ３８で欠陥ループデータ
を読みとるので磁気バブルメモリデバイスが実装されて
いる。このようにしてマツプループデータ読み出し時に
磁気バブルメモリデバイスが実装されているかを検出す
るととが可能となる。
このような方法を用いることによシ、磁気バブルメモリ
デバイスの実装されている数を検出することができる。
デバイスの実装されている数を検出することができる。
第５図は本発明による磁気バブルメモリ装置の他の実施
例を示す要部ブロック図であシ、前述の図と同記号は同
一要素となるのでその説明は省略する。同図において、
１３ａ、１３ｂは÷０．÷１磁気バブルメモリデバイス
を示し、このす。、＋１磁気バブルメモリデバイス１３
ａ 、 １３ｂの２個は実装されておシ、もう一方のφ
２磁気バブルメモリデバイス１３ｅは実際には実装され
ていない。このような接続において、ナＯの磁気バブル
メモリデバイス１３ａから順にマツグループデータを読
み出す動作を続ける。勿論この制御は磁気バブルメモリ
コントローラ１２が行なう。まず、φＯ磁気バブルメモ
リデバイス１３ａは実装されているので、正常にインデ
ツクスパタンか検出される。引き続いて÷１磁気バブル
メモリデバイス１３ｂのマツグループデータを読み出す
と、インデックスバタンが正常に検出され、磁気バブル
メモリデバイス１３ｂが実装されていることを知ること
ができる。引き続きす２磁気バブルメモリデバイスのマ
ツプループデータを読み出す。ところがφ２磁気バブル
メモリデバイス１３ｅは実装されていないので、データ
が全て“０＃トなシ、磁気バブルメモリコントローラ１
２は÷２磁気バブルメモリデバイス１３ｅが実装されて
いないことを知ることができる。したがって、磁気バブ
ルメモリコントローラ１２は、磁気バブルメモリデバイ
スの実装数がす０．÷１磁気バブルメモリデバイス１３
ａ 、 １３ｂの２個であることを知ることができ、こ
の値を磁気バブルメモリコントローラ１２内のレジスタ
に記憶させることができる。このレジスタの内容はホス
トコンピュータ１１（第２図参照）からアクセスが可能
であるようにしておけばホストコンピュータ１１もまた
磁気バブルメモリデバイスの実装数を知ることができる
。
例を示す要部ブロック図であシ、前述の図と同記号は同
一要素となるのでその説明は省略する。同図において、
１３ａ、１３ｂは÷０．÷１磁気バブルメモリデバイス
を示し、このす。、＋１磁気バブルメモリデバイス１３
ａ 、 １３ｂの２個は実装されておシ、もう一方のφ
２磁気バブルメモリデバイス１３ｅは実際には実装され
ていない。このような接続において、ナＯの磁気バブル
メモリデバイス１３ａから順にマツグループデータを読
み出す動作を続ける。勿論この制御は磁気バブルメモリ
コントローラ１２が行なう。まず、φＯ磁気バブルメモ
リデバイス１３ａは実装されているので、正常にインデ
ツクスパタンか検出される。引き続いて÷１磁気バブル
メモリデバイス１３ｂのマツグループデータを読み出す
と、インデックスバタンが正常に検出され、磁気バブル
メモリデバイス１３ｂが実装されていることを知ること
ができる。引き続きす２磁気バブルメモリデバイスのマ
ツプループデータを読み出す。ところがφ２磁気バブル
メモリデバイス１３ｅは実装されていないので、データ
が全て“０＃トなシ、磁気バブルメモリコントローラ１
２は÷２磁気バブルメモリデバイス１３ｅが実装されて
いないことを知ることができる。したがって、磁気バブ
ルメモリコントローラ１２は、磁気バブルメモリデバイ
スの実装数がす０．÷１磁気バブルメモリデバイス１３
ａ 、 １３ｂの２個であることを知ることができ、こ
の値を磁気バブルメモリコントローラ１２内のレジスタ
に記憶させることができる。このレジスタの内容はホス
トコンピュータ１１（第２図参照）からアクセスが可能
であるようにしておけばホストコンピュータ１１もまた
磁気バブルメモリデバイスの実装数を知ることができる
。
このような構成によれば、磁気バブルメモリデバイス１
３ａ 、 １３ｂからのデータによシ、磁気バブルメモ
リコントローラ１２が磁気バブルメモリデバイスの実装
数を検出するので、増設などに対しても対処が極めて容
易となる。
３ａ 、 １３ｂからのデータによシ、磁気バブルメモ
リコントローラ１２が磁気バブルメモリデバイスの実装
数を検出するので、増設などに対しても対処が極めて容
易となる。
以上説明したように本発明によれば、磁気バブルメモリ
デバイスのマツグループデータを読み出すことによシ、
磁気バブルメモリデバイスの実装の有無、したがって磁
気バブルメモリデバイスの実装数を知ることができるの
で、実装数表示にスイッチなどを設けることが不要とな
シ、磁気バブルメモリ装置を低コストで提供することが
できるとともに、磁気バブルメモリデバイスの増設に対
しても表示のための調整が不要となるなどの極めて優れ
た効果が得られる。
デバイスのマツグループデータを読み出すことによシ、
磁気バブルメモリデバイスの実装の有無、したがって磁
気バブルメモリデバイスの実装数を知ることができるの
で、実装数表示にスイッチなどを設けることが不要とな
シ、磁気バブルメモリ装置を低コストで提供することが
できるとともに、磁気バブルメモリデバイスの増設に対
しても表示のための調整が不要となるなどの極めて優れ
た効果が得られる。
第１図は本発明による磁気バブルメモリ装置に係わる磁
気バブルメモリ素子の要部構成図、第２図は本発明によ
る磁気バブルメモリ装置の一実施例を示す要部ブロック
構成図、第３図はマツグループデータの説明図、第４図
はマツグループデータの処理を示すフロー図、第５図は
本発明による磁気バブルメモリ装置の他の実施例を示す
要部ブロック図である。 １・彎・・マツグループ、２・・・・マツグループ、３
・・・・書き込みライン、４・・・・読み出しライン、
５・・・・ジェネレータ、６・・・・ディテクタ、７・
・・・マツグループ用スワップゲート、８・・・・マツ
プループ用レプリケータ、９・・や・マツプループ用ス
ワップゲート、１０・・・・マツプループ用レプリケー
タ、１１・・・・ホストコンピュータ（ＣＰＵ）、１２
・・・−磁気バブルメモリコントローラ（ＢＭＣ）、１
３ 。 １３＆ 、 １３ｂ・・・・磁気バブルメモリデバイス
（ＭＢＭ）、１４・−・・ファンクションタイミングジ
ェネレータ（ＦＴＧ）、１５・−１・コイルドライバ（
ＣＤ）、１ Ｂ・Ｉ１１トファンクションドライバ（Ｆ
Ｄ）、１７−−−−センスアンプ（ＳＡ）。
気バブルメモリ素子の要部構成図、第２図は本発明によ
る磁気バブルメモリ装置の一実施例を示す要部ブロック
構成図、第３図はマツグループデータの説明図、第４図
はマツグループデータの処理を示すフロー図、第５図は
本発明による磁気バブルメモリ装置の他の実施例を示す
要部ブロック図である。 １・彎・・マツグループ、２・・・・マツグループ、３
・・・・書き込みライン、４・・・・読み出しライン、
５・・・・ジェネレータ、６・・・・ディテクタ、７・
・・・マツグループ用スワップゲート、８・・・・マツ
プループ用レプリケータ、９・・や・マツプループ用ス
ワップゲート、１０・・・・マツプループ用レプリケー
タ、１１・・・・ホストコンピュータ（ＣＰＵ）、１２
・・・−磁気バブルメモリコントローラ（ＢＭＣ）、１
３ 。 １３＆ 、 １３ｂ・・・・磁気バブルメモリデバイス
（ＭＢＭ）、１４・−・・ファンクションタイミングジ
ェネレータ（ＦＴＧ）、１５・−１・コイルドライバ（
ＣＤ）、１ Ｂ・Ｉ１１トファンクションドライバ（Ｆ
Ｄ）、１７−−−−センスアンプ（ＳＡ）。
Claims (1)
- 少なくともアドレス情報および欠陥ループを記憶するマ
ツプループを有する磁気バブルメモリデバイスと、前記
磁気バブルメモリデバイスを制御する磁気バブルメモリ
コントローラとを少なくとも備えた磁気バブルメモリ装
置において、前記磁気バブルメモリコントローラに前記
マツグループのデータが全てｗＯＨであることを判断す
る手段と、この判定結果を記憶するレジスタとを設けた
ことを特徴とする磁気バブルメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58118278A JPS6013386A (ja) | 1983-07-01 | 1983-07-01 | 磁気バブルメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58118278A JPS6013386A (ja) | 1983-07-01 | 1983-07-01 | 磁気バブルメモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6013386A true JPS6013386A (ja) | 1985-01-23 |
| JPH0554200B2 JPH0554200B2 (ja) | 1993-08-11 |
Family
ID=14732695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58118278A Granted JPS6013386A (ja) | 1983-07-01 | 1983-07-01 | 磁気バブルメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6013386A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5222601A (en) * | 1989-08-25 | 1993-06-29 | Fuji Photo Film Co., Ltd. | Package of rolled photosensitive material |
-
1983
- 1983-07-01 JP JP58118278A patent/JPS6013386A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5222601A (en) * | 1989-08-25 | 1993-06-29 | Fuji Photo Film Co., Ltd. | Package of rolled photosensitive material |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0554200B2 (ja) | 1993-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4841498A (en) | Information recording/reproducing apparatus with means for substituting predetermined good sectors for defective ones | |
| KR960039947A (ko) | 낸드형 플래쉬메모리 아이씨(ic)카드 기록장치 | |
| JPS6013386A (ja) | 磁気バブルメモリ装置 | |
| JPS61255451A (ja) | デ−タ処理装置 | |
| JPH0547189A (ja) | メモリカード装置 | |
| JP2616490B2 (ja) | 共有データ蓄積方式 | |
| JPH05173876A (ja) | 増設メモリボード | |
| JP3699765B2 (ja) | エラーフラグ生成回路 | |
| JPH0612270A (ja) | テスト回路 | |
| JP2723843B2 (ja) | デュアルポートメモリ制御回路 | |
| JP2978649B2 (ja) | メモリスイッチ監視方式 | |
| SU329578A1 (ru) | Магнитное запоминающее устройство | |
| JPH0689236A (ja) | ランダムアクセスメモリ監視回路 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JP2659427B2 (ja) | 多重端局装置の回線試験回路 | |
| JPH0561777A (ja) | 記憶制御回路 | |
| JPS6220047A (ja) | 記憶素子 | |
| JPH057388A (ja) | 時間スイツチ障害監視装置 | |
| JPH01177146A (ja) | メモリ・チェック回路 | |
| JPH08221330A (ja) | メモリモジュール容量判別方式 | |
| JPS61199104A (ja) | メモリ多重化型プログラマブルコントローラ | |
| JPH02122349A (ja) | メモリデータ入出力制御方式 | |
| JPH0293841A (ja) | メモリ制御方式 | |
| JPH06175910A (ja) | メモリアクセス回路及びそのメモリアクセスタイミングの自動検知方法 | |
| JPH01307848A (ja) | メモリ容量チェック方法 |