JPH08221330A - メモリモジュール容量判別方式 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はメモリ制御方式に関するものであ
り、その目的とするところは、ハードウエア、ソフトウ
エアの変更なしに多種容量のメモリモジュールを使用す
ることである。 【構成】 メモリ容量増設単位の先頭アドレスにデータ
を書き込み、同アドレスを読み出したときパリティエラ
ーが検出されなければ、メモリ実装有りと判断する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ制御方式に関す
るものである。

【０００２】

【従来の技術】従来のメモリ制御方式では、メモリモジ
ュール容量を単一に決めているか、または予めプログラ
ムされたメモリ容量のみを制御していた。従って、メモ
リモジュール容量を変更するには、ハードウエアまたは
ソフトウエアの変更が必要となっていた。

【０００３】

【発明が解決しようとする課題】従来のメモリ制御方式
では、メモリモジュール容量が単一に決められていた。
このためメモリモジュールの容量変更をするためには、
ハードウエアまたはソフトウエアの変更が必要となって
いた。近年はフィールドでもメモリ容量を増設すること
が多くなってきた。従って、本発明の目的は、ハードウ
エアまたはソフトウエアの変更なしで多種容量のメモリ
モジュールを利用することである。

【０００４】

【課題を解決するための手段】上記目的は、メモリ容量
増設単位の先頭アドレスにデータを書き込み、同アドレ
スを読み出したときにパリティエラーが検出されなけれ
ばメモリ実装有りと判定し、この手順を繰り返すことに
より達成される。

【０００５】

【作用】上記のように構成された方式は、メモリ容量増
設単位の先頭アドレスを発生させ、同アドレスにデータ
を書き込み、同アドレスのデータを読み出す。読み出し
時にパリティエラーが発生しなければ、同アドレスを先
頭アドレスとするメモリエリアにはメモリが実装されて
いることになる。この手順でパリティエラーが検出され
るまで動作する。

【０００６】

【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明となるメモリモジュール容量判別方
式の一実施例を示すブロックダイアグラムである。図１
において、１はメモリ、２はアドレス制御回路、３はデ
ータ読み出し回路、４はパリティエラー検出回路であ
る。メモリ容量増設単位を１ＭＢｙｔｅとする。また、
最小メモリ容量を１ＭＢｙｔｅとする。メモリ容量増設
単位の先頭アドレス１０００００Ｈにデータ７９Ｈと、
奇数パリティの結果である０を書き込む。次に同じアド
レスである１０００００Ｈのデータを読み出す。このと
きにパリティビットが０であること、つまりパリティエ
ラーが発生しなければアドレス１０００００Ｈ以降に最
小１ＭＢｙｔｅのメモリが実装されていることになる。

【０００７】次にメモリ容量増設単位１ＭＢｙｔｅ分の
アドレス１０００００Ｈを加算し、同じようにデータ７
９Ｈと奇数パリティの結果である０を書き込む。２００
０００Ｈのデータを読み出したとき、パリティエラーが
発生すれば、２０００００Ｈ以降にメモリは実装されて
いないことになる。この結果、全実装メモリ容量は２Ｍ
Ｂｙｔｅであることがわかる。この手順により、実装さ
れているメモリ容量を判別するという目的が達成でき
る。

【０００８】

【発明の効果】本発明によれば、メモリモジュール容量
が予め定められていない装置において、本手順を使用す
ることにより容易に実装メモリ容量を判別することがで
きる。

【図面の簡単な説明】

【図１】 本発明の実施例を示すブロックダイアグラム
である。

【符号の説明】

１はメモリ、２はアドレス制御回路、３はデータ読み出
し回路、４はパリティエラー検出回路である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 メモリ容量が予め定められており、パリ
   ティ用ビットが付加されている複数種のメモリモジュー
   ルと、パリティビット発生・検出回路を持つメモリ制御
   回路において、 パワーオン時に、メモリ容量増設単位の先頭アドレスに
   データを書き込み、読み出し時にパリティエラーのない
   ことを確認することにより、実装されたメモリ容量を判
   別することを特徴とするメモリモジュール容量判別方
   式。