SU1336105A1 - Доменное запоминающее устройство - Google Patents
Доменное запоминающее устройство Download PDFInfo
- Publication number
- SU1336105A1 SU1336105A1 SU864062653A SU4062653A SU1336105A1 SU 1336105 A1 SU1336105 A1 SU 1336105A1 SU 864062653 A SU864062653 A SU 864062653A SU 4062653 A SU4062653 A SU 4062653A SU 1336105 A1 SU1336105 A1 SU 1336105A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- block
- inputs
- outputs
- input
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении запоминаюш.их устройств на цилиндрических магнитных доменах. Целью изобретени вл етс расширение области применени устройства. Устройство содержит контроллер 1, накопитель 2, блок 18 модификации адреса программ и блок 19 идентификации типа модул накопител . Изобретение обеспечивает воз.можность использовани в накопителе различных типов доменных интегральных микросборок. 2 з. п. ф-лы, 4 ил. (Л СО СО 05 О ел /Риг. 1
Description
Изобретение относитс к вычислительной технике и может быть использовано при построении запоминающих устройство (ЗУ) на цилиндрических магнитных доменах.
Цель изобретени - расширение области применени устройства за счет возможности использовани в нем различных типов доменных интегральных микросборок (ДИМ).
На фиг. 1 представлена структурна схема доменного запоминающего устройства; на фиг. 2 - функциональна схема блока идентификации типа модул накопител ; на фиг. 3 - функциональна схема блока синхронизации накопител ; на фиг. 4 - функциональные схемы блока модификации адреса подпрограмм и блока вычислений и управлени .
Доменное запоминающее устройство (фиг. 1) содержит контроллер , накопитель 2. На фиг. 1 показаны группа входов-выходов 3 устройства, подключаема к счетному интерфейсу, группа входов- выходов 4 данных накопител , входы 5 синхронизации накопител .
Контроллер содержит блок 6 св зи с интерфейсом , подключенный к группе входов- выходов 7 данных контроллера и блок 8 вычислений и управлени , буферное ЗУ 9 данных, блок 10 буферных регистров, блок 11 синхронизации накопител , подключенный к группе входов-выходов 12 управлени контроллера.
Накопитель содержит блок 13 усилителей функциональных импульсов, блок 14 усилителей пол , блок 15 ДИМ, блок 16 усилителей считывани , блок 17 преобразовани формата данных. На фиг. 1 показаны введенные блок 18 модификации адреса подпрограмм и блок 19 идентификации типа модул накопител .
Блок идентификации типа модул накопител (фиг. 2) содержит наборное поле 20, в котором один контакт каждой пары подключен к шине 21 питани , а второй - к первым входам цинного формировател 22, второй вход которого соединен с линией 23 входов синхронизации накопител .
Блок синхронизации накопител (фиг. 3) содержит счетчик 24, вход которого соединен с линией 25 синхрочастоты группы входов- выходов управлени контроллера, регистр 26 фазы, программируемую логическую матрицу 27.
Блок модификации адреса подпрограмм (фиг. 4) содержит регистр 28 режима, первый логический элемент И 29, второй логический элемент И 30, третий логический элемент И 31, логический элемент НЕ 32 и мультиплексор 33.
Блок вычислений и управлени (фиг. 4) содержит регистр 34 микрокоманд, схему 35 формировани адреса микрокоманд, блок 36 пам ти микрокоманд и блок 37 микропроцессорных секций.
Доменное запоминающее устройство работает следующим образом.
При записи логические схемы блока 6 св зи с интерфейсом дешифруют команду
системного интерфейса 3 и передают на схему 35 формировани адреса микрокоманды (выполненную, например, на микросхемах КР 1804 ВУ2, КР1804ВУЗ) запрос на микропрерывание, по которому формируетс первый адрес микропрограммы заполнени буферного ЗУ 9 данных, хранимой в блоке 36 пам ти микрокоманд. Блок 37 микропроцессорных секций (например, секций К 1804ВС1) под управлением этой микропрограммы, поступающей из блока 36
5 пам ти микрокоманд на регистр 34 микрокоманд , выполн ет передачу блока данных по системному интерфейсу 3 из пам ти ЭВМ в буферное ЗУ 9 данных.
После загрузки буферного ЗУ 9 данных происходит запись блока данных в накопи0 тель 2. Предварительно осуществл етс чтение кода идентификатора типа модул накопител . Микропрограмма формирует на выходе блока 11 синхронизации накопител сигнал «Чтение идентификатора, передаваес мый, передаваемый по линии 23 на 1иинный формирователь 22 блока 19 идентификации типа модул накопител . Этот сигнал переводит шинный формирователь 22 в активный режим и код идентификатора типа модул накопител , заданный
Q наборным полем 20 и определ ющий тип ДИМ, используемых в накопителе, передаетс по группе входов-выходов 4 накопител через блок 10 буферных регистров в блок 18 модификации адреса подпрограмм , где заноситс в регистр 28 режима.
5 Алгоритм модификации адреса подпрограммы применительно к микропроцессорному комплекту К1804 следующий. Если код микроинструкции равен 0101, два старших бита адреса подпрограммы поступают на схему 35 формировани адреса микрокоманды
0 из регистра 28 режима, в противном случае - из регистра 24 микрокоманд. Содержимое регистра 28 режима передаетс через мультиплексор 33 по сигналу, формируемому с выхода логических схем И 29, 30, 31 и НЕ 32. Схема 35 формировани адреса микрокоманды формирует адрес подпрограммы обслуживани того типа ДИМ, который используетс в накопителе . Выполн етс чтение текущего адреса в блоке 15 ДИМ. Управл юща информаQ ци , задающа временную диаграмму работы конкретного типа ДИМ, поступает от блока 37 микропроцессорных секций по группе входов-выходов 7 данных контроллера на регистр 26 фазы блока 11 синхронизации накопител . В зависимости от сос5 то ни счетчика 24, содержимого регистра 26 фазы и регистра 28 режима с выхода программируемой логической матрицы 27, содержащей фазовую диаграмму работы тех
5
типов ДИМ, которые могут быть использованы в накопителе, поступают те или иные функциональные сигналы, передаваемые в накопитель. На врем чтени одного блока данных включаетс блок 14 усилителей пол , который .создает вращающеес магнитное поле в ДИМ. Блок данных считываетс по текущему адресу и через блок 16 усилителей считывани поступает в блок 17 преобразовани формата данных, который запрещает дальнейщую передачу информации из дефектных регистров блока 15 ДИМ.
Блок данных через блок 10 буферных регистров поступает в блок 37 микропроцессорных секций, где происходит сравнение текущего и заданного адресов б;Тока данных. Если они не равны, то происходит поиск заданного адреса. Вычисл етс требуемое дл этого числа циклов управл ющего пол и выполн етс перемещение информации в блоке 15 ДИМ. на заданное число позиций. Если текущий и заданный адреса оказываютс равными, происходит запись блока данных. Блок данных поступает из буферного ЗУ 9 данных через блок 10 буферных регистров в блок 17 преобразовани формата данных, который запрещает запись информации в дефектные регистры блока 15 ДИМ. Затем блок данных передаетс в блок 13 усилителей функциональных импульсов, формирующий эти импульсы в соответствии с временной диаграммой работы ДИМ, и записываетс в блок 15 ДИМ.
При выполнении операции чтени блока данных аналогичным образом происход т чтение идентификатора модул накопител и поиск адреса блока данных, к которому производитс обращение.
Затем выполн етс чтение блока данных, который через блок 10 буферных регистров загружаетс в буфер 9 данных. Далее выполн етс разгрузка буферного ЗУ 9 данных и передача блока данных через блок 6 св зи с интерфейсом по системному интерфейсу 3. На этом работа устройства заканчиваетс .
Claims (3)
1. Доменное запоминающее устройство, содержащее контроллер и накопитель, причем перва группа входов-выходов контроллера вл етс группой входов-выходов устройства , втора группа входов-выходов контроллера подключена к группе входов- выходов данных накопител , группа выходов контроллера соединена с входами синхронизации накопител , отличающеес тем, что, с целью расщирени области применени устройства за счет возможности использовани в нем различных типов доменных интегральных микросборок, в него введены блок идентификации типа модул накопител , вход которого подключен к одному из входов синхронизации накопител , а выходы - к группе входов-выходов данных накопител , и блок модификации адреса подпрограмм, перва группа вхо5 дов которого подключена к группе входов-выходов данных контроллера, втора группа входов - к группе входов-выходов управлени контроллера, перва группа выходов блока модификации адреса подпрограмм соединена с входами моди0 фикации адреса контроллера, а втора группа выходов - с входами режима контроллера .
2.Устройство по п. 1, отличающеес тем, что блок идентификации типа модул
5 накопител содержит наборное поле и шинный формирователь, причем перва группа контактов наборного пол подключена к щи- не питани , а втора - к первой группе входов щинного формировател , второй вход которого вл етс входом блока иден0 тификации типа модул накопител , а выходы щинного формировател вл ютс выходами блока идентификации типа модул накопител .
3.Устройство по п. 1, отличающеес тем, что блок модификации адреса под5 программ содержит регистр режима, входы которого вл ютс первой группой входов блока, первый и второй элементы И, входы которых подключены к второй группе входов блока, третий элемент И, первый вход которого соединен с выходом первого эле мента И, элемент НЕ, вход которого подключен к выходу второго элемента И, выход элемента НЕ соединен с вторым входом третьего элемента И, мультиплексор, выходы которого вл ютс первой группой
с выходов блока, перва группа входов мультиплексора подключена к выходам регистра режима и вл етс второй группой выходов блока, выход третьего элемента И соединен с вторым входом мультиплексора, треть группа входов которого подключена к второй группе входов блока.
(аг.2.
a.J
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864062653A SU1336105A1 (ru) | 1986-04-25 | 1986-04-25 | Доменное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864062653A SU1336105A1 (ru) | 1986-04-25 | 1986-04-25 | Доменное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1336105A1 true SU1336105A1 (ru) | 1987-09-07 |
Family
ID=21235893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864062653A SU1336105A1 (ru) | 1986-04-25 | 1986-04-25 | Доменное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1336105A1 (ru) |
-
1986
- 1986-04-25 SU SU864062653A patent/SU1336105A1/ru active
Non-Patent Citations (1)
Title |
---|
Устройство внешней пам ти на гибких магнитных дисках СМ 1800.5602,3.060.022. Техническое описание. МэБити У. К. Применение ЦМД ЗУ в массовой пам ти. - Электроника, № 7, 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950004453B1 (ko) | 한 레지스터의 내용을 다른 레지스터에 카피하는 레지스터 회로 | |
US4686621A (en) | Test apparatus for testing a multilevel cache system with graceful degradation capability | |
US6216191B1 (en) | Field programmable gate array having a dedicated processor interface | |
JP2778222B2 (ja) | 半導体集積回路装置 | |
US7533275B2 (en) | Data processing apparatus and memory card using the same | |
SU1336105A1 (ru) | Доменное запоминающее устройство | |
US3573743A (en) | Programmable timing controls for magnetic memories | |
KR920010977B1 (ko) | 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture) | |
US4747039A (en) | Apparatus and method for utilizing an auxiliary data memory unit in a data processing system having separate program and data memory units | |
SU613402A1 (ru) | Запоминающее устройство | |
JPH0554667A (ja) | 直列データ・並列データ相互変換機能付きメモリ素子 | |
SU1539782A2 (ru) | Устройство дл тестового контрол цифровых блоков | |
JP3737144B2 (ja) | 割り込み要求回路および割り込み要求の処理方法 | |
SU1509920A1 (ru) | Матричное вычислительное устройство | |
US4916601A (en) | Means for transferring firmware signals between a control store and a microprocessor means through a reduced number of connections by transfer according to firmware signal function | |
GB2042227A (en) | Rear time capture registers for data processor | |
SU760076A1 (ru) | Устройство для сопряжения1 | |
RU1829034C (ru) | Устройство дл контрол программно-управл емого вычислительного блока | |
EP0264740A2 (en) | Time partitioned bus arrangement | |
SU491952A1 (ru) | Устройство дл обмена информацией между оперативной пам тью и процессором | |
SU1247877A1 (ru) | Устройство дл отладки микроЭВМ | |
RU1803916C (ru) | Устройство дл сопр жени с объектом контрол | |
JPS6041766B2 (ja) | マイクロプログラム制御装置 | |
SU881722A1 (ru) | Устройство дл сопр жени | |
JPS6117478Y2 (ru) |