RU1829034C

RU1829034C - Устройство дл контрол программно-управл емого вычислительного блока

Info

Publication number: RU1829034C
Application number: SU904863896A
Authority: RU
Inventors: Дмитрий Владимирович Берников
Original assignee: Ленинградский институт инженеров железнодорожного транспорта им.акад.В.Н.Образцова
Priority date: 1990-09-03
Filing date: 1990-09-03
Publication date: 1993-07-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах обработки цифровой информации повышенной надежности. Цель изобретени - упрощение устройства и расширение области его применени за счет расширени перечн контролируемых операций. Устройство дл контрол программно-управл емых вычислительных блоков содержит формирователь кода по модулю К и блок пам ти результатов операции , схему сравнени . Первым в устройстве вл етс введение первого и второго регистров и блока управлени , причем выходы блока управлени соединены с соответствующими входами регистров, блока пам ти результатов операций и схемы сравнени , выход формировател кода по модулю К соединен через регистры с входами блока пам ти результатов операций и входом схемы сравнени . 2 ил., 1 табл.

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах обработки цифровой информации повышенной, надежности.

Цель изобретени вл етс упрощение устройства и расширение области его применени за счет расширени перечн контролируемых операций.

На фиг. 1 представлена блок-схема устройства дл контрол программно-управл емого вычислительного блока; на фиг. 2 - пример реализации блока управлени .

Устройство дл контрол программно- управл емого вычислительного блока содержит формирователь 1 кода по модулю К и блок пам ти результатов операции 2, схему сравнени 3, первый 4 и второй 5 регистры и блок управлени 6 причем вход; блока управлени 6 и формировател 1 кода по модулю К вл ютс входами устройства и подключены с соответствующим выходам контролируемого программно-управл емого вычислительного блока 7.

Блок управлени 6 (см. фиг. 2) содержит селектор адресов 8 шифратор кода операции 9, реализованном на посто нном запоминающем устройстве, и регистр 10.

Устройство работает следующим образом .

Первой командой первый операции засылаетс в первый регистр 4, причем данные по сигналу на втором выходе блока управлени 6, проход через формирователь 1 кода по модулю К, записываютс в

00

ю

ю о со

регистр 4 в преобразованном виде. Второй командой аналогична операци производитс над вторым операндом, который запи- сываетс во второй 5 регистр по управл ющему сигналу на третьем выходе блока управлени б, При выполнении третьей команды, в первом машинном цикле вычислительный блок получает из пам ти код операции, который одновременно поступает на входы блока управлени б. Выработанный блоком управлени 6 сигнал с первого выхода поступает на вход блока пам ти 2, который вырабатывает контрольный результат операции, поступающий на первый вход схемы сравнени 3. Параллельно вычислительный блок 7 тоже обрабатывает операнды в соответствии с кодом полученной команды. Следующей командой результат обработки данных передаетс вычислительным блоком 7 через формирователь 1 кода по модулю К на второй вход схемы сравнени 3, при этом блок управлени 6 вырабатываетуправл ющий сигнал на четвертом выходе, по которому производитс сравнение вычислительного и контрольного результатов схемой сравнени 3.

Блок 2 может быть реализован на посто нном запоминающем устройстве аналогично функциональным преобразователем прототипа, реализующих функции умножени и сложени по модулю 3 соответственно .

Таблица истинности функционального преобразовател в за вл емом устройстве зависит от числа и вида контролируемых операций.-Одним из вариантов конкретной реализации может быть осуществление функциональным преобразователем операции сложени по модулю 3. Таблица истинности функционального преобразовател , реализующего указанную операцию пред0

5

ставлена в таблице, где Х1, Х2 - входы первого операнда; ХЗ, Х4 - входы второго операнда; Y1, Y2 -- выходы функционального преобразовател .

Claims

Формула изобретени Устройство дл контрол программно- управл емого вычислительного блока, содержащее формирователь кода по модулю К, блок пам ти результатов операции и схему сравнени , выход которой вл етс выходом устройства, а первый и второй информационные входы подключены к входам соответственно формировател кода по модулю К и блока пам ти результатов операции , отличающеес тем, что, с целью упрощени устройства и расширени области применени за счет расширени перечн контролируемых операций, оно содержит три регистра, селектор адреса и 0 шифратор кода операций, информационный вход которого соединен с входом устройства дл подключени к шине данных контролируемого блока, управл ющий вход шифратора кода операций и вход селектора адреса подключены к входу устройства дл подключени к шине адреса-управлени контролируемого блока, выходы селектора адреса соединены соответственно с входом записи первого регистра, входом записи второго регистра и управл ющим входом схемы сравнени , выход шифратора кода операции соединены с входом третьего регистра , выход которого и выходы первого и второго регистров образуют группу адрес- 5 ных входов блока пам ти результатов операций , информационные входы первого и второго регистров соединены с выходом формировател кода по модулю К, вход которого соединен с входом устройства дл подключени к шине данных контролируемого блока.

5

0

0

Продолжение таблицы

Фиг.1